【正文】 查閱資料目錄1 電工技術(shù)與電子技術(shù) 王鴻明編著 清華大學(xué)出版社 20012 電工學(xué) 下冊 秦曾煌 主編 高等教育出版社 20013 電路（第四版） 邱關(guān)源 主編 高等教育出版社 19994 電子線路基礎(chǔ)教程 王成華 主編 科學(xué)出版社 20005 模擬電子技術(shù)基礎(chǔ) 童詩白 主編 高等教育出版社 20016 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 沈嗣昌 主編 航空工業(yè)出版社 1996。在實(shí)驗(yàn)過程中，因?yàn)樵趯?shí)驗(yàn)之前我用Multisim ，再加上上次老師的提醒，我先將CC40192十進(jìn)制的計(jì)數(shù)器改成六進(jìn)制的，然后用兩片組成六十進(jìn)制，再做00～99累加，再將CPD和CPU交換，和交換組成99～00遞減，最后再改為十二進(jìn)制的計(jì)數(shù)器，大大加快了實(shí)驗(yàn)的速度，并且懂得了用CC40192組成N進(jìn)制的計(jì)數(shù)器。實(shí)驗(yàn)結(jié) 論通過這次實(shí)驗(yàn)，我對芯片CC40192有了更深的了解，對其的使用也更加熟悉。將內(nèi)容3的兩片芯片的CPD和CPU交換，和交換，結(jié)果可以實(shí)現(xiàn)99～00遞減計(jì)數(shù)。 用芯片CC40192按圖5－9－2連接，結(jié)果可以實(shí)現(xiàn)0～9累加計(jì)數(shù)，將其CPU端接到內(nèi)容1六進(jìn)制的端，結(jié)果可以六十進(jìn)制滿足00～59累加計(jì)數(shù)。設(shè)計(jì)一個數(shù)字鐘移位60進(jìn)制計(jì)數(shù)器并進(jìn)行實(shí)驗(yàn)。按圖5－9－4電路進(jìn)行實(shí)驗(yàn)，組成六進(jìn)制，記錄之。查閱資料目錄1 電工技術(shù)與電子技術(shù) 王鴻明編著 清華大學(xué)出版社 20012 電工學(xué) 下冊 秦曾煌 主編 高等教育出版社 20013 電路（第四版） 邱關(guān)源 主編 高等教育出版社 19994 電子線路基礎(chǔ)教程 王成華 主編 科學(xué)出版社 20005 模擬電子技術(shù)基礎(chǔ) 童詩白 主編 高等教育出版社 20016 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 沈嗣昌 主編 航空工業(yè)出版社 1996實(shí)驗(yàn)題目實(shí)驗(yàn)十二 計(jì)數(shù)器實(shí)驗(yàn)?zāi)康膶W(xué)習(xí)用集成觸發(fā)器構(gòu)成計(jì)數(shù)器的方法掌握中規(guī)模集成計(jì)數(shù)器的使用及功能測試方法運(yùn)用集成計(jì)數(shù)計(jì)構(gòu)成1/N分頻器儀器儀表目錄 ＋5V直流電源 雙蹤示波器 連續(xù)脈沖源 單次脈沖源 邏輯電平開關(guān) 邏輯電平顯示器 譯碼顯示器 CC401923（74LS192）實(shí)驗(yàn)線路實(shí)驗(yàn)內(nèi)容及操作步驟圖5－9－3所示，用兩片CC40192組成兩位十進(jìn)制加法計(jì)數(shù)器，輸入10Hz連續(xù)計(jì)數(shù)脈沖，進(jìn)行由00—99累加計(jì)數(shù)，記錄之。（7）CD=1，SD=1，D=0，CLK接單脈沖，按單脈沖按鈕，測得/Q=1，Q=0。（5）CD=0，SD=0，測得/Q=1，Q=1。（3）CD=1，SD=1，測得/Q=0，Q=1。XQo/Qo表92 D觸發(fā)器74LS74功能表圖94 D觸發(fā)器D端、Q端波形圖實(shí)驗(yàn)結(jié) 論測試步驟及結(jié)果如下：（1）CD=0，SD=1，測得/Q=1，Q=0。HHLHH173。實(shí)驗(yàn)分析圖92 74LS74測試圖1 圖93 74LS74測試圖2圖92和圖93是測試D觸 發(fā)器的接線圖，KKK3是電平開關(guān)輸出，LL2是電平指示燈，AK1是按單脈沖按鈕AK1后產(chǎn)生的寬單脈沖，1MHz、10MHz是時鐘脈沖源。時序電路的值與測試順序有關(guān)，應(yīng)引起注意。（4）/R=1，/S=1，測得/Q=0，Q=1。（2）/R=1，/S=1，測得/Q=1，Q=0。圖中，KK2是電平開關(guān)輸出，LL2是電平指示燈。分析原因。（3）在（1）的基礎(chǔ)上，將D引腳接1MHz脈沖源，CLK引腳接10MHz脈沖源。（2）在（1）的基礎(chǔ)上，；置CD、SD引腳為高電平，D（數(shù)據(jù)）引腳接電平開關(guān)輸出，CLK（時鐘）引腳接單脈沖。2．雙D觸發(fā)器74LS74中一個觸發(fā)器功能測試。/R、/S端接電平開關(guān)輸出，Q、/Q端接電平指示燈。2．學(xué)會正確使用RS觸發(fā)器、D觸發(fā)器、JK觸發(fā)器。個人覺得，自己對實(shí)驗(yàn)的目標(biāo)不夠明確，優(yōu)勢明明做出了結(jié)果但還以為沒有做出來，覺得當(dāng)沒出結(jié)果時，不應(yīng)該太激動，仔細(xì)檢查下電路，這樣才能培養(yǎng)一個正確的實(shí)驗(yàn)態(tài)度。74LS153 表33 圖33用74LS153和與非門組成8選1的數(shù)據(jù)選擇器：1列真值表（如表34）；2連接電路（如圖34）；3測試功能。按74LS151的真值表逐項(xiàng)測試，記錄測試結(jié)果（如表右圖）。 圖32 74LS153的引腳圖 表32 74LS153的功能表實(shí)驗(yàn)內(nèi)容及操作步驟測試74LS151的邏輯功能：在數(shù)字邏輯電路試驗(yàn)箱IC插座模塊中找一個DIP16的插座上的芯片74LS151, 并在DIP16插座的第8腳接上試驗(yàn)箱的地(GND)，第16腳接上+5V(VCC)。其引腳圖下圖31所示,功能表如下表31所示，功能表中‘H’表示邏輯搞電平；‘L’表示邏輯低電平；‘X’表示邏輯高電平或低電平。實(shí)現(xiàn)數(shù)據(jù)選擇功能的邏輯電路稱為數(shù)據(jù)選擇器。實(shí)驗(yàn)結(jié) 論用74LS48譯碼器代替實(shí)現(xiàn)38線的譯碼器，并進(jìn)行實(shí)驗(yàn)。輸 入輸 出I9I8I7I6I5I4I3I2I1Q3Q2Q1Q011111111111110011010011111010001110100111110101011111010111111110110011111110110174LS138 譯碼器邏輯功能測試：輸 入輸 出S1A2A1A001111111111111111110000011111111000110111111100101101111110011111011111010011110111101011111101110110111111011011111111110邏輯表達(dá)式74LS47譯碼器邏輯功能測試：進(jìn)一步猜測，74ls47為反碼輸出，在以下進(jìn)行試驗(yàn)。實(shí)驗(yàn)分析VIVLIR(mA)IL(mA)10V5V558V6V649V7V7311V8V8212V9V91實(shí)驗(yàn)結(jié) 論查閱資料目錄1 電工技術(shù)與電子技術(shù) 王鴻明編著 清華大學(xué)出版社 20012 電工學(xué) 下冊 秦曾煌 主編 高等教育出版社 20013 電路（第四版） 邱關(guān)源 主編 高等教育出版社 19994 電子線路基礎(chǔ)教程 王成華 主編 科學(xué)出版社 20005 模擬電子技術(shù)基礎(chǔ) 童詩白 主編 高等教育出版社 20016 數(shù)字系統(tǒng)設(shè)計(jì)基礎(chǔ) 沈嗣昌 主編 航空工業(yè)出版社 1996實(shí)驗(yàn)題目