eda數(shù)字時鐘實驗報告(參考版)
2025-05-16 18:51本頁面
【正文】 (2學時)主要參考文 獻1 李國麗編，《EDA與數(shù)字系統(tǒng)設(shè)計》，20082 王金明編，《數(shù)字系統(tǒng)設(shè)計與Verilog HDL》電子工業(yè)出版社，20023 閻石，《數(shù)字電子技術(shù)基礎(chǔ)》 高教出版社，2006指導教師意 見按照設(shè)計進度計劃要求完成每一步任務(wù)備注合 肥 工 業(yè) 大 學課程設(shè)計審閱/答辯成績評定書學生姓名課題名稱：指導教師過程檢查評語：指導教師簽字：年 月 日指導教師評語：建議成績：指導教師簽字：年 月 日系或?qū)I(yè)答辯組評語：成績：負責人(組長)簽字：年 月 日 26。方案設(shè)計、設(shè)計調(diào)試、下載驗證。（4學時）實驗四：完成掃描顯示141，142。設(shè)計輸入、編譯、仿真、管腳分配、下載。（4學時）實驗二：圖形設(shè)計輸入38譯碼器, 同步十進制加法計數(shù)器、同步六十進制計數(shù)器。 儲昭碧 下發(fā)任務(wù)書日期 2013年 7月 1日合 肥 工 業(yè) 大 學課程設(shè)計任務(wù)書設(shè)計題目EDA與數(shù)字系統(tǒng)課程設(shè)計主要內(nèi)容了解各種PLD器件的基本結(jié)構(gòu)，掌握MAX+Plus2的使用方法，用圖形輸入法和Verilog HDL完成規(guī)定的基本練習題，在此基礎(chǔ)上完成一個數(shù)字系統(tǒng)設(shè)計題的設(shè)計、仿真、下載（FPGA實現(xiàn)）。并且學會與同學共同發(fā)現(xiàn)問題，討論問題，解決問題。想了一天，沒有結(jié)果，最后還是晚上在宿舍與室友討論時，得到結(jié)果的。為后來自己設(shè)計數(shù)字時鐘打下基礎(chǔ)。剛開始時，我們每個人通過練習六個實驗來熟悉掌握MAX+Plus2軟件和ALTERA FLEX EPF10K10LC844實驗平臺。三．管腳分布 四．討論與心得 本次實驗課程共六天時間。電路圖如下。都相等時，都由AEBO輸出1。 鬧鈴與時鐘數(shù)值比較模塊由四個7485比較器組成。然后a1,a2,a3,a4再經(jīng)過四個或門輸出。當SET為1時，上面4個與門接受a1,a2,a3,a4四個信號。它主要由8個與門，4個或門，一個非門組成。開關(guān)A的作用就是選擇時鐘顯示還是鬧鈴顯示。封裝后的電路圖如上。每按一次開關(guān),就給計數(shù)器一個脈沖,計數(shù)器計數(shù),計到要設(shè)定的值。電路主要由24進制和60進制的計數(shù)器組成。最后，利用顯示電路將鬧鐘的時間設(shè)定輸出。組成鬧鐘有一個存儲電路（由兩個計數(shù)器組成），計數(shù)器由兩個開關(guān)控制，用來對鬧鐘的分鐘和時鐘設(shè)定，當開關(guān)都打到不送脈沖的狀態(tài)，兩個計數(shù)器都保持，從而達到存
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1