fpga組合邏輯設(shè)計(jì)ppt課件(參考版)
2025-05-08 12:14本頁(yè)面
【正文】 。其實(shí)現(xiàn)過(guò)程如圖： ? 以 7除以 2為例，其過(guò)程如下表。 乘法器設(shè)計(jì) ? 兩個(gè) N位二進(jìn)制數(shù)的乘積用 X和 A= 表示，按 “ 手工計(jì)算 ” 的方法給出公式如下。 321 SSS 、74LS138真值表 74系列數(shù)字電路設(shè)計(jì) ? 無(wú)論從邏輯圖還是功能表我們都可以看到74LS138的八個(gè)輸出引腳，任何時(shí)刻要么全為高電平 1— 芯片處于不工作狀態(tài)，要么只有一個(gè)為低電平 0，其余 7個(gè)輸出引腳全為高電平 1。 74系列數(shù)字電路設(shè)計(jì) ? 由 74LS138譯碼器的邏輯圖可以看出，只有當(dāng)控制端 為 “ 0、 0”時(shí)，才會(huì)在輸出的某一端（由輸入端 A0、 A A2的狀態(tài)決定 ）輸出低電平信號(hào)，其余的輸出端仍為高電平。 1?nQ 74系列數(shù)字電路設(shè)計(jì) ? 譯碼器是組合電路的一部分，數(shù)字系統(tǒng)處理和加工的信號(hào)都是由代碼組成的，譯碼器的功能就是把代碼的特定含義 “ 翻譯 ” 出來(lái)，將其轉(zhuǎn)變?yōu)閷?duì)應(yīng)的控制信號(hào)。 D觸發(fā)器是最常用的觸發(fā)器，其他時(shí)序電路（包括其他觸發(fā)器）都可以由 D觸發(fā)器外加一部分組合邏輯電路轉(zhuǎn)換而來(lái)。 amp。 amp。 amp。 amp。 CP＝ 1時(shí)，工作情況與基本 RS觸發(fā)器相同。這種觸發(fā)器稱為 同步觸發(fā)器 。但在實(shí)際中往往要求觸發(fā)器狀態(tài)的翻轉(zhuǎn)受統(tǒng)一的時(shí)鐘脈沖控制，這個(gè)時(shí)鐘脈沖也稱同步信號(hào)（ clock pulse，簡(jiǎn)稱 CP）。 b) 在適當(dāng)輸入信號(hào)作用下，觸發(fā)器可從一種穩(wěn)定狀態(tài)翻轉(zhuǎn)為另一種穩(wěn)定狀態(tài)；并且在輸入信號(hào)消失后，能保
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1