【摘要】3邏輯門(mén)電路MOS邏輯門(mén)電路TTL邏輯門(mén)電路*射極耦合邏輯門(mén)電路*砷化鎵邏輯門(mén)電路邏輯描述中的幾個(gè)問(wèn)題邏輯門(mén)電路使用中的幾個(gè)實(shí)際問(wèn)題*用VerilogHDL描述邏輯門(mén)電路MOS邏輯門(mén)數(shù)字集成電路簡(jiǎn)介邏輯門(mén)的一般特性MOS開(kāi)關(guān)及其等效電路CMOS反相器CMOS邏輯門(mén)電路C
2025-05-03 18:24
【摘要】??MOS邏輯門(mén)電路TTL邏輯門(mén)電路邏輯描述中的幾個(gè)問(wèn)題邏輯門(mén)電路使用中的幾個(gè)實(shí)際問(wèn)題3???邏輯門(mén)電路主要內(nèi)容:13???邏輯門(mén)電路v了解邏輯門(mén)電路的分類和特點(diǎn)v掌握典型邏輯門(mén)的功能、外特性和實(shí)際使用中的一些問(wèn)題*基本要求:2*?
2025-05-08 18:51
【摘要】1第8章CMOS基本邏輯單元CMOS邏輯結(jié)構(gòu)級(jí)聯(lián)級(jí)的負(fù)載影響門(mén)的電氣和物理結(jié)構(gòu)設(shè)計(jì)的因素各種邏輯類型的比較傳輸門(mén)邏輯RS觸發(fā)器時(shí)鐘脈沖控制觸發(fā)器D觸發(fā)器施密特觸發(fā)器2CMOS互補(bǔ)邏輯圖CMOS互補(bǔ)邏輯
2025-05-04 23:05
【摘要】1CMOS邏輯門(mén)電路CMOS反相器CMOS門(mén)電路BiCMOS門(mén)電路CMOS傳輸門(mén)CMOS邏輯門(mén)電路的技術(shù)參數(shù)復(fù)習(xí)MOS管的有關(guān)知識(shí)2復(fù)習(xí)MOS管的有關(guān)知識(shí)大規(guī)模集成芯片集成度高,所以要求體積小,而TTL系列不可能做得很小,但MOS管的結(jié)構(gòu)和制造工藝
2025-01-09 13:41
【摘要】第三章集成邏輯門(mén)晶體管的開(kāi)關(guān)特性CMOS電路TTL集成邏輯門(mén)下一頁(yè)前一頁(yè)退出VHDL描述邏輯門(mén)電路晶體管的開(kāi)關(guān)特性下一頁(yè)前一頁(yè)退出1、靜態(tài)特性二極管加正向電壓時(shí)導(dǎo)通,伏安特性很陡,壓降很?。ü韫埽海N管),可以近似看作是一個(gè)閉合的開(kāi)關(guān)二極管加反向電壓時(shí)截止,截止后的伏安特性具有飽和
2025-01-18 16:19
【摘要】數(shù)字電子技術(shù)研究性學(xué)習(xí)報(bào)告用CMOS傳輸門(mén)和CMOS非門(mén)設(shè)計(jì)邊沿D觸發(fā)器學(xué)院:電子信息工程學(xué)院指導(dǎo)教師:侯建軍用CMOS傳輸門(mén)和CMOS與非門(mén)設(shè)計(jì)D觸發(fā)器2摘要本文主要研究了用CMOS傳輸門(mén)和CMOS非門(mén)設(shè)計(jì)邊
2025-06-10 01:59
【摘要】1第二章邏輯代數(shù)基礎(chǔ)本章內(nèi)容熟悉邏輯代數(shù)的基本運(yùn)算、公式和定理;掌握邏輯代數(shù)的化簡(jiǎn)。概述幾個(gè)基本概念邏輯:指事物間的因果關(guān)系二值邏輯:只具有兩種對(duì)立邏輯狀態(tài)的邏輯關(guān)系。如:事件的真和假,電路的通和斷……
2025-06-24 08:58
【摘要】1第三章集成邏輯門(mén)主要內(nèi)容晶體管的開(kāi)關(guān)特性TTL集成邏輯門(mén)ECL集成邏輯門(mén)與I2L電路MOS邏輯門(mén)CMOS電路2一、按集成電路規(guī)模分類集成度:每塊集成電路芯片中包含的元器件數(shù)目?小規(guī)模集成電路(SmallScaleIC
2025-05-07 18:03
【摘要】1概述2現(xiàn)場(chǎng)可編程邏輯陣列(FPLA)3可編程陣列邏輯(PAL)4通用陣列邏輯(GAL)可編程邏輯器件(PLD)課件1概述(1)一、數(shù)字系統(tǒng)的實(shí)現(xiàn)方法:?通用型SSI、MSI、LSI模塊化設(shè)計(jì)方法?專用集成電路(ASIC)——能把所設(shè)計(jì)的數(shù)字系統(tǒng)做成一片大規(guī)模集成電路,體積小、
2024-10-21 15:46
【摘要】《脈沖與數(shù)字電路》第二章邏輯函數(shù)及邏輯門(mén)(張珣)杭州電子科技大學(xué)電子信息學(xué)院2022*二進(jìn)制、邏輯、電平二進(jìn)制、邏輯、電平1、邏輯假設(shè)、邏輯假設(shè)正邏輯:正邏輯:1表示高電平、條件或結(jié)論成立、正確、真;表示高電平、條件或結(jié)論成立、正確、真;0表示低電平、條件或結(jié)論不成立、錯(cuò)誤、假表示低電平、條件或結(jié)論不成立、錯(cuò)誤、假。。負(fù)邏輯:負(fù)
2025-05-02 12:03
【摘要】第三章直流電機(jī)緒論直流電機(jī)的工作原理和基本結(jié)構(gòu)空載和負(fù)載時(shí)直流電機(jī)的磁場(chǎng)直流電機(jī)的感應(yīng)電動(dòng)勢(shì)和電磁轉(zhuǎn)矩直流電機(jī)的基本方程直流電動(dòng)機(jī)的運(yùn)行特性直流電機(jī)是電機(jī)的主要類型之一。直流電機(jī)自身有著顯著的優(yōu)點(diǎn),但與交流電機(jī)相比自身又有著缺
2025-01-17 19:33
【摘要】分頻、定時(shí)、產(chǎn)生節(jié)拍脈沖和脈沖序列、進(jìn)行數(shù)字運(yùn)算分類:按觸發(fā)方式分:同步計(jì)數(shù)器和異步計(jì)數(shù)器按計(jì)數(shù)方式分:加法計(jì)數(shù)器,減法計(jì)數(shù)器,可逆計(jì)數(shù)器按編碼方式分:二進(jìn)制計(jì)數(shù)器、二—十進(jìn)制計(jì)數(shù)器、格雷碼計(jì)數(shù)器按計(jì)數(shù)容量分:十進(jìn)制計(jì)數(shù)器、六十進(jìn)制計(jì)數(shù)器等計(jì)數(shù)器用途:累計(jì)輸入脈沖的個(gè)數(shù)一、同步二進(jìn)制計(jì)數(shù)器……
2025-02-24 10:25
【摘要】1學(xué)習(xí)要求:?掌握TTL、CMOS與非門(mén)電路主要參數(shù)?了解OC門(mén)、TS門(mén)的“線與”功能;?設(shè)計(jì)與安裝OC門(mén)驅(qū)動(dòng)負(fù)載電路,并進(jìn)行測(cè)量;?計(jì)數(shù)器+譯碼器組成的流水燈(163)集成邏輯門(mén)與觸發(fā)器2一、TTL門(mén)電路的主要參數(shù)及使用規(guī)則1.TTL與非門(mén)電路的主要參數(shù)2.TTL器件的使用規(guī)則二、
2025-05-07 13:38
【摘要】TJIC第五講靜態(tài)CMOS組合邏輯電路天津大學(xué)電信學(xué)院電子科學(xué)與技術(shù)系史再峰TJU.ASICCenter-ArnoldShi引言:組合電路與時(shí)序電路組合邏輯電路InOUT組合邏輯電路InOUT狀態(tài)TJU.ASICCenter-ArnoldShi靜態(tài)CMOS電路v在每一時(shí)間(除切換期間)每個(gè)門(mén)的輸出總是通過(guò)低阻連至VDD或
2025-08-08 10:47
【摘要】數(shù)字電子技術(shù)基礎(chǔ)西安工程大學(xué)十一、某工廠有三個(gè)車間和一個(gè)自備電站,站內(nèi)有兩臺(tái)發(fā)電機(jī)X和Y。Y的發(fā)電能力是X的兩倍。如果一個(gè)車間開(kāi)工,只起動(dòng)X即可;如果兩個(gè)車間同時(shí)開(kāi)工,只起動(dòng)Y即可;如果三個(gè)車間同時(shí)開(kāi)工,則X和Y都要起動(dòng)。試設(shè)計(jì)一個(gè)控制發(fā)電機(jī)X、Y起動(dòng)和停止的邏輯電路。(1)用全加器實(shí)現(xiàn)。(2)用譯碼器實(shí)現(xiàn)。(3)用
2024-12-11 03:07