【正文】 Sn2S2S1S0In—2I2I1
。A、雙積分型 B、逐次比較型四、計(jì)算設(shè)計(jì)題（共35分）如圖912所示電路中R＝8KΩ，RF＝1KΩ，UR＝－10V，試求： （1）在輸入四位二進(jìn)制數(shù)D＝1001時(shí)，網(wǎng)絡(luò)輸出u0＝？圖912RF∞R/23R/22R/2Rd3d2d1d0S3S2S1S0iFURuO—++iF（2）若u0＝，則可以判斷輸入的四位二進(jìn)制數(shù)D＝？（10分）解：①圖示電路X3～X0的狀態(tài)為1001，因此有：②，則I=I0=－，即輸入的四位二進(jìn)制數(shù)D=0001。A、較慢 B、很快 C、極慢如果ui＝0～10V，Uimax=1V，若用ADC電路將它轉(zhuǎn)換成n＝3的二進(jìn)制數(shù)，采用四舍五入量化法的最大量化誤差為（A）。A、1/8（V） B、2/15（V） C、1/4（V）DAC0832是屬于（A）網(wǎng)絡(luò)的DAC。A、同相 B、反相 C、無(wú)關(guān)采樣保持電路中，采樣信號(hào)的頻率fS和原信號(hào)中最高頻率成分fimax之間的關(guān)系是必須滿足（A）。A、分辯率 B、轉(zhuǎn)換速度 C、分辨率和轉(zhuǎn)換速度對(duì)于n位DAC的分辨率來(lái)說(shuō)，可表示為（C）。 （對(duì)）在滿刻度范圍內(nèi)，偏離理想轉(zhuǎn)換特性的最大值稱為相對(duì)精度。 （錯(cuò)）雙積分型ADC中包括數(shù)/模轉(zhuǎn)換器，因此轉(zhuǎn)換速度較快。 （錯(cuò)）ADC0809二進(jìn)制數(shù)據(jù)輸出是三態(tài)的，允許直接連CPU的數(shù)據(jù)總線。 （對(duì)）若要減小量化誤差ε，就應(yīng)在測(cè)量范圍內(nèi)增大量化當(dāng)量δ。二、判斷題（每小題1分，共9分）DAC的輸入數(shù)字量的位數(shù)越多，分辯能力越低。ADC0809采用 CMOS 工藝制成的 8 位ADC，內(nèi)部采用 逐次比較 結(jié)構(gòu)形式。 倒T 型電阻網(wǎng)絡(luò)DAC中的電阻只有 R 和 2R 兩種，與 權(quán)電阻 網(wǎng)絡(luò)完全不同。 雙積分 型ADC換速度較慢， 逐次逼近 型ADC轉(zhuǎn)換速度高。模數(shù)轉(zhuǎn)換的量化方式有 四舍五入 法和 舍尾取整法 兩種。按解碼網(wǎng)絡(luò)結(jié)構(gòu)的不同，DAC可分為 R2RT形電阻 網(wǎng)絡(luò)、 R2R倒T形電阻 網(wǎng)絡(luò)和 權(quán)電阻 網(wǎng)絡(luò)DAC等。DAC通常由 參考電壓 ， 譯碼電路 和 電子開關(guān) 三個(gè)基本部分組成。ADC電路的作用是將 輸入的模擬 量轉(zhuǎn)換成 與其成正比的輸出數(shù)字 量。解：用1KB1位的RAM擴(kuò)展成1KB4位的存儲(chǔ)器，需用4片如圖1116所示的RAM芯片，接線圖為：I/O0I/O10241R/W CS A9…A0……I/O1I/O10241R/W CS A9…A0……I/O2I/O10241R/W CS A9…A0……I/O3I/O10241R/W CS A9…A0……A0解：與陣列 Y1A1B1C1或陣列 與陣列 Y2A1B1C1或陣列 D1與陣列 Y2A1B1C1或陣列 D11AB與陣列 C111D圖816I/O10241R/W CS A9…A0……或陣列 Y2試用1KB1位的RAM擴(kuò)展成1KB4位的存儲(chǔ)器。A、動(dòng)態(tài) B、靜態(tài)四、簡(jiǎn)答題：（10分）現(xiàn)有（1024B4）RAM集成芯片一個(gè)，該RAM有多少個(gè)存儲(chǔ)單元？有多少條地址線？該RAM含有多少個(gè)字？其字長(zhǎng)是多少位？訪問該RAM時(shí)，每次會(huì)選中幾個(gè)存儲(chǔ)單元？答：該RAM集成芯片有4096個(gè)存儲(chǔ)單元；地址線為10根；含有1024個(gè)字，字長(zhǎng)是4位；訪問該RAM時(shí)，每次會(huì)選中4個(gè)存儲(chǔ)單元。A、自保持 B、柵極存儲(chǔ)電荷利用雙穩(wěn)態(tài)觸發(fā)器存儲(chǔ)信息的RAM叫（B）RAM。A、1024 B、4 C、4096 D、8只能讀出不能寫入，但信息可永久保存的存儲(chǔ)器是（A）A、ROM B、RAM C、PRAMROM中譯碼矩陣固定，且可將所有輸入代碼全部譯出的是（C）。A、ACD B、C、B D、利用電容的充電來(lái)存儲(chǔ)數(shù)據(jù)，由于電路本身總有漏電，因此需定期不斷補(bǔ)充充電（刷新）才能保持其存儲(chǔ)的數(shù)據(jù)的是（B）A、靜態(tài)RAM的存儲(chǔ)單元 B、動(dòng)態(tài)RAM的存儲(chǔ)單元關(guān)于存儲(chǔ)器的敘述，正確的是(A)A、存儲(chǔ)器是隨機(jī)存儲(chǔ)器和只讀存儲(chǔ)器的總稱B、存儲(chǔ)器是計(jì)算機(jī)上的一種輸入輸出設(shè)備C、計(jì)算機(jī)停電時(shí)隨機(jī)存儲(chǔ)器中的數(shù)據(jù)不會(huì)丟失一片容量為1024字節(jié)4位的存儲(chǔ)器，表示有（C）個(gè)存儲(chǔ)單元。 （對(duì)）A B C Damp。 （對(duì)）存儲(chǔ)器的容量指的是存儲(chǔ)器所能容納的最大字節(jié)數(shù)。 （錯(cuò)）EPROM是采用浮柵技術(shù)工作的可編程存儲(chǔ)器。 （錯(cuò)）GAL可實(shí)現(xiàn)時(shí)序邏輯電路的功能，也可實(shí)現(xiàn)組合邏輯電路的功能。1目前使用的 EPROM可多次寫入的存儲(chǔ)單元是在MOS管中置入 浮置柵 的方法實(shí)現(xiàn)的。當(dāng)RAM中的片選信號(hào)＝ “1” 時(shí)，RAM被禁止讀寫，處于保持狀態(tài)；當(dāng)＝ “0” 時(shí)，RAM可在讀/寫控制輸入R/的作用下作讀出或?qū)懭氩僮鳌４鎯?chǔ)器的主要技術(shù)指標(biāo)有 存儲(chǔ)容量 、 存取速度 、 功耗 、 可靠性 和集成度等。GAL16V8主要有 簡(jiǎn)單型 、 復(fù)雜型 、 寄存器型 三種工作模式。計(jì)算機(jī)內(nèi)存使用的類型主要是 隨機(jī)存取 存儲(chǔ)器和 可編程邏輯 器件。計(jì)算機(jī)中的 內(nèi)存儲(chǔ)器 和 高速緩沖存儲(chǔ)器 統(tǒng)稱主存， CPU 可直接對(duì)主存進(jìn)行訪問?？删幊踢壿嬈骷LD一般由 輸入緩沖 、 與陣列 、 或陣列 、 輸出緩沖 等四部分電路組成。第8章 檢測(cè)題 （共80分，100分鐘）一、填空題：（，共23分）一個(gè)存儲(chǔ)矩陣有64行、64列，則存儲(chǔ)容量為 4096 個(gè)存儲(chǔ)單元。（8分）圖732 解：狀態(tài)轉(zhuǎn)換關(guān)系為：101→010→011→000→100→001→110。其時(shí)序邏輯圖如圖中紅筆示。試畫出各觸發(fā)器的輸出時(shí)序圖，并說(shuō)明電路的功能。要求采用反饋預(yù)置法實(shí)現(xiàn)。利用施密特觸發(fā)器的上述兩個(gè)特點(diǎn)，可對(duì)電路中的輸入電信號(hào)進(jìn)行波形整形、波形變換、幅度鑒別及脈沖展寬等。 何謂計(jì)數(shù)器的自啟動(dòng)能力？答：所謂自啟動(dòng)能力：指時(shí)序邏輯電路中某計(jì)數(shù)器中的無(wú)效狀態(tài)碼，若在開機(jī)時(shí)出現(xiàn)，不用人工或其它設(shè)備的干預(yù)，計(jì)數(shù)器能夠很快自行進(jìn)入有效循環(huán)體，使無(wú)效狀態(tài)碼不再出現(xiàn)的能力。鐘控的RS觸發(fā)器能用作移位寄存器嗎？為什么？答：移位寄存器除寄存數(shù)據(jù)外，還能將數(shù)據(jù)在寄存器內(nèi)移位，因此鐘控的RS觸發(fā)器不能用做這類寄存器，因?yàn)樗哂小翱辗眴栴}，若用于移位寄存器中，很可能造成一個(gè)CP脈沖下多次移位現(xiàn)象。A、模4 B、模8 C、模16下列敘述正確的是（ D ）A、譯碼器屬于時(shí)序邏輯電路 B、寄存器屬于組合邏輯電路C、555定時(shí)器屬于時(shí)序邏輯電路 D、計(jì)數(shù)器屬于時(shí)序邏輯電路 利用中規(guī)模集成計(jì)數(shù)器構(gòu)成任意進(jìn)制計(jì)數(shù)器的方法是（ B ）A、復(fù)位法 B、預(yù)置數(shù)法 C、級(jí)聯(lián)復(fù)位法不產(chǎn)生多余狀態(tài)的計(jì)數(shù)器是（ A ）。A、同步和異步 B、加計(jì)數(shù)和減計(jì)數(shù) C、二進(jìn)制和十進(jìn)制能用于脈沖整形的電路是（ C ）。A、次態(tài)方程和輸出方程 B、次態(tài)方程和驅(qū)動(dòng)方程 C、驅(qū)動(dòng)方程和時(shí)鐘方程 D、驅(qū)動(dòng)方程和輸出方程用8421BCD碼作為代碼的十進(jìn)制計(jì)數(shù)器，至少需要的觸發(fā)器觸發(fā)器個(gè)數(shù)是（ C ）。 （錯(cuò)）利用集成計(jì)數(shù)器芯片的預(yù)置數(shù)功能可獲得任意進(jìn)制的計(jì)數(shù)器。 （錯(cuò)）莫爾型時(shí)序邏輯電路，分析時(shí)通常不寫輸出方程。 （錯(cuò)）555電路的輸出只能出現(xiàn)兩個(gè)狀態(tài)穩(wěn)定的邏輯電平之一。 （錯(cuò)）利用一個(gè)74LS90可以構(gòu)成一個(gè)十二進(jìn)制的計(jì)數(shù)器。 （對(duì)）使用3個(gè)觸發(fā)器構(gòu)成的計(jì)數(shù)器最多有8個(gè)有效狀態(tài)。 單 穩(wěn)態(tài)觸發(fā)器只有一個(gè) 暫穩(wěn) 態(tài)、一個(gè) 穩(wěn) 態(tài)，當(dāng)外加觸發(fā)信號(hào)作用時(shí)， 單穩(wěn) 態(tài)觸發(fā)器能夠從 穩(wěn) 態(tài)翻轉(zhuǎn)到 暫穩(wěn) 態(tài)，經(jīng)過(guò)一段時(shí)間又能自動(dòng)返回到 穩(wěn) 態(tài)，1用集成計(jì)數(shù)器CC40192構(gòu)成任意進(jìn)制的計(jì)數(shù)器時(shí)，通?？刹捎梅答?預(yù)置 法和反饋 清零 法。174LS194是典型的四位 TTL 型集成雙向移位寄存器芯片，具有 左移和右移 、并行輸入、 保持?jǐn)?shù)據(jù) 和 清除數(shù)據(jù) 等功能。 寄存 器是可用來(lái)存放數(shù)碼、運(yùn)算結(jié)果或指令的電路，通常由具有存儲(chǔ)功能的多位 觸發(fā) 器組合起來(lái)構(gòu)成。寄存器可分為 數(shù)碼 寄存器和 移位 寄存器，集成74LS194屬于 雙向 移位寄存器。在 分頻 、 控制 、 測(cè)量 等電路中，計(jì)數(shù)器應(yīng)用得非常廣泛。分析時(shí)序邏輯電路時(shí)，首先要根據(jù)已知邏輯的電路圖分別寫出相應(yīng)的 驅(qū)動(dòng) 方程、 輸出 方程和 次態(tài) 方程，若所分析電路屬于 異 步時(shí)序邏輯電路，則還要寫出各位觸發(fā)器的 時(shí)鐘脈沖 方程。十進(jìn)制計(jì)數(shù)電路中最常采用的是 8421 BCD代碼來(lái)表示一位十進(jìn)制數(shù)。 二進(jìn)制 計(jì)數(shù)器除了按 同步 、 異步 分類外，按計(jì)數(shù)的 加減 規(guī)律還可分為 加 計(jì)數(shù)器、 減 計(jì)數(shù)器和 可逆 計(jì)數(shù)器。根據(jù)已知的 邏輯電路 ，找出電路的 輸入 和其現(xiàn)態(tài)及 輸出 之間的關(guān)系，最后總結(jié)出電路邏輯 功能 的一系列步驟，稱為時(shí)序邏輯電路的 分析 。第7章 檢測(cè)題 （共100分，120分鐘）一、填空題：（，共33分）時(shí)序邏輯電路按各位觸發(fā)器接受 時(shí)鐘脈沖控制 信號(hào)的不同，可分為 同 步時(shí)序邏輯電路和 異 步時(shí)序邏輯電路兩大類。顯然在每一個(gè)CP脈沖上升沿到來(lái)時(shí)，觸發(fā)器Q0狀態(tài)就翻轉(zhuǎn)一次，而觸發(fā)器Q1的狀態(tài)翻轉(zhuǎn)發(fā)生在Q0由0到1時(shí)刻。（每圖3分，共18分）解：（a）圖： （b）圖： （c）圖：（d）圖： （e）圖： （f）圖：圖620 1D C1QCPQ01D C11圖620所示為維持阻塞D觸發(fā)器構(gòu)成的電路，試畫出在CP脈沖下Q0和Q1的波形。五、分析題（共35分）已知TTL主從型JK觸發(fā)器的輸入控制端J和K及CP脈沖波形如圖618所示，試根據(jù)它們的波形畫出相應(yīng)輸出端Q的波形?；蚍情T構(gòu)成的基本RS觸發(fā)器≥1門1RS≥1門2答：由兩個(gè)或非門組成的基本RS觸發(fā)器如圖所示，其功能與鐘控RS觸發(fā)器相同，所不同點(diǎn)是或非門構(gòu)成的基本RS觸發(fā)器是電平觸發(fā)方式，沒有時(shí)鐘脈沖控制。答：鐘控RS觸發(fā)器的特征方程：，SR=0（約束條件）；JK觸發(fā)器的特征方程：； D觸發(fā)器的特征方程：Q n +1= D n。基本RS觸發(fā)器的輸出隨著輸入的變化而變化，電平觸發(fā)；鐘控RS觸發(fā)器是在CP=1期間輸出隨輸入的變化而變化；主從型JK觸發(fā)器在時(shí)鐘脈沖下降沿到來(lái)時(shí)觸發(fā)；維持阻塞D觸發(fā)器是在時(shí)鐘脈沖上升沿到來(lái)時(shí)刻觸發(fā)。抑制“空翻”的最有效方法就是選用邊沿觸發(fā)方式的觸發(fā)器。A、TTL B、MOS C、主從或維持阻塞四、簡(jiǎn)述題（每小題3分，共15分）時(shí)序邏輯電路的基本單元是什么？組合邏輯電路的基本單元又是什么？答：時(shí)序邏輯電路的基本單元是觸發(fā)器，組合邏輯電路的基本單元是門電路。A、RS、JK、D、T等 B、主從型和維持阻塞型C、TTL型和MOS型 D、上述均包括為避免“空翻”現(xiàn)象，應(yīng)采用（ B ）方式的觸發(fā)器。A、 B、C、 D、僅具有保持和翻轉(zhuǎn)功能的觸發(fā)器是（ B ）。A、基本RS觸發(fā)器 B、鐘控RS觸發(fā)器 C、D觸發(fā)器 D、JK觸發(fā)器由與非門組成的基本RS觸發(fā)器不允許輸入的變量組合為（ A ）。 （錯(cuò)）凡采用電位觸發(fā)方式的觸發(fā)器，都存在“空翻”現(xiàn)象。 （對(duì)）觸發(fā)器和邏輯門一樣，輸出取決于輸入現(xiàn)態(tài)。 （對(duì)）CP=0時(shí)，由于JK觸發(fā)器的導(dǎo)引門被封鎖而觸發(fā)器狀態(tài)不變。 （錯(cuò)）JK觸發(fā)器的特征方程是：。 （錯(cuò)）基本的RS觸發(fā)器具有“空翻”現(xiàn)象。觸發(fā)器，這種觸發(fā)器僅具有 翻轉(zhuǎn) 功能。1把JK觸發(fā)器 的兩個(gè)輸入端連在一起 就構(gòu)成了T觸發(fā)器，T觸發(fā)器具有的邏輯功能是 保持 和 翻轉(zhuǎn) 。兩個(gè)與非門組成的基本RS觸發(fā)器，在正常工作時(shí)，不允許 0 ，其特征方程為 ，約束條件為 。JK觸發(fā)器的次態(tài)方程為 ；D觸發(fā)器的次態(tài)方程為