第4章dma控制器與定時計數(shù)器及sicl(參考版)
2024-10-28 15:15本頁面
【正文】 返回本節(jié) 第 4章 DMA控制器與定時 /計數(shù)器及 SICL THANK YOU VERY MUCH ！ 本章到此結(jié)束， 謝謝您的光臨！ 返回本章首頁 結(jié) 束放映 。 返回本節(jié) 第 4章 DMA控制器與定時 /計數(shù)器及 SICL DMA控制器 SICL中的 DMA控制邏輯在功能上兼容兩個 8237 DMA控制器，它具有 DMA級連模式下的全部功能。 返回本節(jié) 第 4章 DMA控制器與定時 /計數(shù)器及 SICL PCI/ISA轉(zhuǎn)換控制 現(xiàn)代微機系統(tǒng)控制邏輯 SICL中的 PCI至ISA轉(zhuǎn)換控制邏輯具有多種基于 ISA設(shè)備的管理與控制功能 ， 包括存儲器與 I/O設(shè)備的地址映射 、 DMA控制器 、 中斷控制器 、 定時 /監(jiān)視器和 X總線接口 。 l 功能編號為 5對應(yīng)音頻控制器 。 第 4章 DMA控制器與定時 /計數(shù)器及 SICL l 功能編號為 3對應(yīng)系統(tǒng)管理總線SMBUS控制器 。 l 功能編號為 2對應(yīng) USB控制器 。 第 4章 DMA控制器與定時 /計數(shù)器及 SICL l 功能編號為 0對應(yīng) ISA兼容性設(shè)備或模塊 ，如 DMA控制器 、 定時 /計數(shù)器 、 中斷控制器 、實時時鐘 、 電源管理及系統(tǒng)管理 SMM等 。 （ 2） 對于 PCI至 ISA/IDE/USB設(shè)備接口 ，其設(shè)備編號為 31， 對于具有 PCI擴展的接口 ，其設(shè)備編號為 30， 如與 Intel 810芯片組配合使用的 I/O控制器 82801。 返回本節(jié) 第 4章 DMA控制器與定時 /計數(shù)器及 SICL 82380與 80386 CPU的連接 圖4.14 82380與80386 CPU的連接 第 4章 DMA控制器與定時 /計數(shù)器及 SICL 簡要說明如下： （ 1） 地址總線 （ 2） 數(shù)據(jù)總線 （ 3）時鐘信號 （ 4）復(fù)位信號 （ 5）總線周期的定義 （ 6）地址狀態(tài)信號 （ 7）下一個地址請求 （ 8）傳送確認 （ 9）中斷請求 82380與 80386 CPU共享一個共用的局部總線。定時 /計數(shù)器 2：其輸出端 TOUT2和中斷請求線IRQ3相連引出。 定時 /計數(shù)器 0：計數(shù)、定時到， 利用輸出信號 TOUT0的上升沿產(chǎn)生中斷請求 IRQ8。 第 4章 DMA控制器與定時 /計數(shù)器及 SICL 圖 82380中斷控制器功能示意框圖 返回本節(jié) 第 4章 DMA控制器與定時 /計數(shù)器及 SICL 可編程定時 /計數(shù)器 82380內(nèi)部有 4個 16位可編程定時 /計數(shù)器，稱為 0、 3。 第 4章 DMA控制器與定時 /計數(shù)器及 SICL l 中斷請求寄存器 IRR l 優(yōu)先權(quán)分解器 PR l 服務(wù)寄存器 ISR l 中斷屏蔽請求 IMR l 矢量寄存器 VR 圖 82380中斷控制器的功能塊框圖。 IRQ1和 IRQ4用于內(nèi)部的 DMA控制。 下面介紹與 DMA工作過程的有關(guān)控制信號： 返回本節(jié) 第 4章 DMA控制器與定時 /計數(shù)器及 SICL 可編程中斷控制器 五個內(nèi)部中斷源如下： IRQ8接計數(shù)器 0、 IRQ0接計數(shù)器 3。 （ 2） HOLD： 82380微處理器芯片組向 CPU的總線請求信號 。 第 4章 DMA控制器與定時 /計數(shù)器及 SICL 圖 8253與 8088總線的連接 返回本節(jié) 第 4章 DMA控制器與定時 /計數(shù)器及 SICL 多功能 I/O接口電路 82380 82380內(nèi)部功能塊結(jié)構(gòu) DMA控制器 可編程中斷控制器 可編程定時 /計數(shù)器 82380與 80386 CPU的連接 返回本章首頁 第 4章 DMA控制器與定時 /計數(shù)器及 SICL 82380內(nèi)部功能塊結(jié)構(gòu) 圖4.10 82380內(nèi)部功能體系結(jié)構(gòu)示意圖 返回本節(jié) 第 4章 DMA控制器與定時 /計數(shù)器及 SICL DMA控制器 82380內(nèi)部有一個 8通道的 32位 DMA控制器 ，如圖 。 要求計數(shù)器 2 用作方波發(fā)生器產(chǎn)生40KHz方波輸出 。 第 4章 DMA控制器與定時 /計數(shù)器及 SICL 表 8253端口的地址分配 返回本節(jié) 第 4章 DMA控制器與定時 /計數(shù)器及 SICL 8253與系統(tǒng)的連接應(yīng)用實例 圖 8253用作方波發(fā)生器與 8088總線的接口方法 。 8253共占用 4個 I/O地址。 CPU通過數(shù)據(jù)總線緩沖器將控制命令字和計數(shù)值寫入 8253計數(shù)器 ，或者從 8253計數(shù)器讀取當(dāng)前計數(shù)值 。 第 4章 DMA控制器與定時 /計數(shù)器及 SICL 4． 數(shù)據(jù)總線緩沖器 這是一個雙向 、 三態(tài) 8位緩沖器 。 第 4章 DMA控制器與定時 /計數(shù)器及 SICL 3．讀 /寫邏輯 讀 /寫邏輯的任務(wù)是接收來自 CPU的控制信號 ， 完成對 8253各計數(shù)寄存器的讀 /寫操作
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號-1