第4章dma控制器與定時(shí)計(jì)數(shù)器及sicl(編輯修改稿)
2024-11-29 15:15 本頁(yè)面
【文章內(nèi)容簡(jiǎn)介】 MA控制器與定時(shí) /計(jì)數(shù)器及 SICL DMA1 EQU 0C0H ；第 1片 DMA通道端口 DAM08 EUQ 08 ；第 0片 DMA命令寄存器地址 DMA18 EUQ 0D0H ；第 1片 DMA命令寄存器地址 D— SET PROC NEAR ； DMA 初始化過(guò)程 PUSH CX ；保存 CX寄存器 CLI ；關(guān)中斷 OUT DMA+12 ， AL ；清除先 /后觸發(fā)器 JMP SHORT $+2 ；滿足 DMA的 I/O定時(shí)要求 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL ；初始化方式寄存 OUT DMA+11， AL ；寫方式寄存 MOV AX， ES ；取寄存器 RAM段地址 MOV CL， 4 ； ROL AX， CL ；循環(huán)左移 4 MOV CH， AL ；高 4位保存在 CH AND AL， 0F0H ；取低落 6位地址 ADD AX， BX 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL JNC J1 INC CH ；有進(jìn)位加到高 4位地址 ；初始化地址寄存器和頁(yè)面寄存器 J1： PUSH AX ；保存 16位地址 OUT DMA+4， AL ；預(yù)置通道 2地址寄存 JMP SHORT $+2 MOV AL ， AH OUT DMA+4， AL ；先低字節(jié) ， 后高字節(jié) 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL MOV AL， CH ；取最高 4位地址 JMP SHORT $+2 AND AL,0FH OUT 08LH, AL ；預(yù)置通道 2對(duì)應(yīng)的頁(yè)面寄存器 ；初始化字節(jié)計(jì)數(shù)器 MOV AH,DH ；取傳輸扇區(qū) SUB AL,AL ；乘以 256（ AL=0） 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL SHR AX,1 ；右移 ， 即變成乘以 128 PUSH AX ；保存 “ 扇區(qū)與 128的乘積 ” MOV BX,6 ；取軟盤基數(shù)：每扇區(qū)字節(jié)數(shù) CALL GET PARM ；調(diào)用取基數(shù)子程序 MOV CL,AH ；返回到 AH基數(shù) N， 保存在CL POP AX ；取出乘積值 SHL AX,CL ；右移返回值次數(shù) DEC AX ；傳輸字節(jié)值減 1 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL PUSH AX ；保存字節(jié)數(shù) OUT DMA+5,AL ；預(yù)防 、 置字節(jié)數(shù)計(jì)數(shù)器 JMP SHORT $+2 ； MOV AL,AH OUT DMA+5,AL ；先低字節(jié) ， 后高字節(jié) ；判斷 DMA是否出界 STI ；開中斷 POP CX ；傳輸字節(jié)數(shù)至 CX寄存器 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL POP AX ；位移地址至 AX ADD AX,CX ；相加 ， 若溢出段界則 CF=1 POP CX ；恢復(fù)入口寄存器 ；開通道 2 MOV AX,2 ；清除通道 2屏蔽位 OUT DMA+10,AL ；寫屏蔽寄存器 RET ；返回 D— SET ENDP ； DMA結(jié)束 返回本節(jié) 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL 8237A DMA可編程控制與微機(jī)系統(tǒng)的接口電路 1．用于將數(shù)據(jù)從存儲(chǔ)器傳送到 I/O接口的 DMA控制電路 2．用于將數(shù)據(jù)從 I/O接口傳送到內(nèi)存的接口電路 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL 圖 使用 DMA通道實(shí)現(xiàn)內(nèi)存到 I/O接口的電路 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL 圖 使用 DMA通道實(shí)現(xiàn) I/O到內(nèi)存接口的電路 返回本節(jié) 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL 可編程計(jì)數(shù) /定時(shí)器 8253/8254 8253的組成與功能 8253與系統(tǒng)的連接應(yīng)用實(shí)例 返回本章首頁(yè) 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL 8253的組成與功能 1． 3個(gè)獨(dú)立的 16位計(jì)數(shù)器 3個(gè)計(jì)數(shù)器分別為計(jì)數(shù)器 0、計(jì)數(shù)器 計(jì)數(shù)器 2，每個(gè)計(jì)數(shù)器的內(nèi)部邏輯結(jié)構(gòu)如圖。 如圖 、 圖 8253/8254的內(nèi)部結(jié)構(gòu)及引腳圖 。 第 4章 DMA控制器與定時(shí) /計(jì)數(shù)器及 SICL 圖 8253/8254的內(nèi)部結(jié)構(gòu)示意圖 第 4章
教學(xué)課件相關(guān)推薦
鄂ICP備17016276號(hào)-1