電子線路實(shí)習(xí)報(bào)告(參考版)
2025-03-26 11:12本頁面
【正文】 這顯然增加了電阻阻值的選擇難度；其二，在運(yùn)算放大器的同相輸入端都有一定的共模信號(hào)，為提高電路的共模抑制比，運(yùn)算放大器必須選擇共模抑制比較高的運(yùn)放，這對(duì)運(yùn)放的選擇又提出了較高的要求，因此采用兩級(jí)放大器構(gòu)成的減法電路可以較好地解決上述問題。 電路設(shè)計(jì)總體構(gòu)思按設(shè)計(jì)要求可知，實(shí)際上是對(duì)兩個(gè)信號(hào)實(shí)現(xiàn)比例相減運(yùn)算，因此，可以選擇如下原理圖中的減法電路，該電路的輸出電壓表達(dá)式為：Uo=（1+R4/R1）（R3/R2/(1+R3/R2)）ui1(R4/R1)ui2 通過合理的選擇電阻阻值就可以實(shí)現(xiàn)運(yùn)算要求。第四節(jié)：差分放大電路設(shè)計(jì) 電路設(shè)計(jì)要求：設(shè)計(jì)一個(gè)運(yùn)算電路，實(shí)現(xiàn)uo=3ui1247。因此，下面電路中C1=，R1=10KΩ （4）為了減少運(yùn)放的直流漂移，在實(shí)際積分器電路中C兩端并接電阻Rs，但其值不宜太小，否則將影響線性積分關(guān)系，一般常取R3≧10 R, 因此，下面電路中R3=100KΩ （5）靜態(tài)平衡電阻R’=Rs//R= 總體電路圖設(shè)計(jì)圖： Multisim軟件電路性能仿真數(shù)據(jù)測(cè)量圖 波形圖及波形分析單位電壓是5V，由提要求可知輸入的方波最大最小值分別是+4V、4V，而輸出波形，即三角波的幅值應(yīng)是≥2/3的輸入電壓峰峰值，經(jīng)計(jì)算大約是≥。若R取值過大，又會(huì)帶來體積過大和漏電問題。 因此，可以確定下圖電路中R1C1= s （3）當(dāng)時(shí)間常數(shù)確定后，就可以選擇R、C的參數(shù)了。為了避免輸出信號(hào)過載，集成運(yùn)放進(jìn)入飽和，應(yīng)使積分輸出符合uo＜uomax 當(dāng)輸入電阻為正弦信號(hào)時(shí)，R，C不僅受集成運(yùn)算放大器最大輸出電壓uomax的限制，而且與信號(hào)的頻率有關(guān)。例如，要進(jìn)行兩個(gè)信號(hào)的求和積分運(yùn)算，應(yīng)選用求和積分電路，如用于一般的波形交換和產(chǎn)生斜波電壓，則可選擇基本積分運(yùn)算電路。
法律信息相關(guān)推薦
鄂ICP備17016276號(hào)-1