【正文】
最后非常感謝呂治國(guó)老師在此次課程設(shè)計(jì)中對(duì)我的指導(dǎo),使我能更加順利的完成此次的課程設(shè)計(jì)?,F(xiàn)在設(shè)計(jì)已經(jīng)做好了,自己感覺(jué)還是比較好的,雖然花了很多的時(shí)間,但學(xué)到了很多東西,做課程設(shè)計(jì)的時(shí)候,自己把整個(gè)書本都看了幾遍,增強(qiáng)了自己對(duì)指示的理解,通過(guò)此次課程設(shè)計(jì),使我更加深入的了解VHDL語(yǔ)言的應(yīng)用,也使我對(duì)QUARTER II軟件的操作,更加的熟練,加強(qiáng)了我動(dòng)手、思考和解決問(wèn)題的能力。在整個(gè)課程設(shè)計(jì)的過(guò)程中,我查閱了大量的關(guān)于EDA的資料,特別是在網(wǎng)上和圖書館我找到了大量的關(guān)于硬件編程的資料。最后,就是要設(shè)置Urgen高電平信號(hào)來(lái)檢測(cè)緊急情況下的交通燈的狀態(tài)。如果clk值設(shè)置的太小則交通燈狀態(tài)變化得太快無(wú)法分辨,如果clk值設(shè)置得太大則交通燈狀態(tài)轉(zhuǎn)換緩慢,效果不明顯。由仿真波形圖還可以清楚的看出各時(shí)間段每個(gè)交通燈的狀態(tài)。由仿真波形圖可以看出波形是由reset初值信號(hào)觸發(fā)而顯示出各個(gè)狀態(tài)的。 程序仿真與分析1. 仿真原理圖利用Quartus II軟件對(duì)本程序進(jìn)行編譯,生成了可以進(jìn)行仿真定時(shí)分析以及下載到可編程器件的相關(guān)文件。END PROCESS label1。 ey1=ety1。 eg1=etg1。ELSE count1=count11。 THEN count1=setstate1。 THENIF set1=39。event AND sub=39。END PROCESS label2。 edr2=edirr1。 edg2=edirg1。 ELSE count2=count21。 THEN count2=setstate2。 THENIF set2=39。event AND sub=39。END PROCESS label3。 nr1=norr2。 ng1=norg2。ELSE count3=count31。 THEN count3=setstate3。 THENIF set3=39。event AND sub=39。END PROCESS label4。 ndr2=nordirr2。 ndy2=nordiry2。 ELSE count4=count41。 THEN count4=setstate4。 THENIF set4=39。event AND sub=39。setstate4= 01110101 WHEN state=000 ELSE 00110000 WHEN state=110 ELSE 00000101 。setstate2= 00010101 WHEN state=000 ELSE 00000101 WHEN state=001 ELSE 01000000 WHEN state=010 ELSE 00000101 WHEN state=011 ELSE 01010000 。039。139。139。039。039。139。039。039。139。039。139。139。039。039。139。039。039。139。039。139。139。039。039。139。039。039。139。039。139。139。039。039。139。039。039。139。 ELSE count3 WHEN state=000 ELSE count3 WHEN state=001 ELSE count3 WHEN state=010 ELSE count3 WHEN state=011 ELSE count3 WHEN state=100 ELSE count3 WHEN state=101 ELSE count4 WHEN state=110 ELSE count4。 AND clk=39。led2=00000000 WHEN urgen=39。039。139。 SIGNAL etg1,ety1,etr1,edirr1,edirg1, ediry1,norg2,nory2,norr2,nordirg2,nordiry 2,nordirr2 : STD_LOGIC。ARCHITECTURE a OF ledshow ISSIGNAL count1,count2,count3,count4 : STD_LOGIC_VECTOR(7 DOWNTO 0)。 led1,led2 : OUT STD_LOGIC_VECTOR(7 DOWNTO 0))。 sub,set1,set2,set3,set4 : IN STD_LOGIC。ENTITY leds