【正文】 最高位相同則比較次高位，逐級地比較，如果全部相同，則最終結(jié)果由低位輸入信號決定，即：由更低的位決定。 ≥ 1 ≥ 1 FA ＞ B F A = B F A ＜ B FAB = (A1B1) + ( A1=B1)(A0B0) FA=B=(A1=B1)(A0=B0) FAB = (A1B1) + ( A1=B1)(A0B0) 81 三、集成數(shù)值比較器 示意圖 輸出 比較 結(jié)果 * 輸入兩個四位 二進制數(shù)： A3A2A1A0 B3B2B1B0 級聯(lián)輸入 ： 來自更低位的比較結(jié)果： AB， A=B， AB； 擴展連接時使用 IAB IAB IA=B FAB FAB FA=B 四位 比較器 A3 A2 B2 A0 B3 B0 ． ． (1) 集成數(shù)值比較器 74LS85的功能 74LS85是四位數(shù)值比較器 ，其工作原理和兩位數(shù)值比較器相同。 amp。 當(dāng)高位相等時，兩數(shù)的比較結(jié)果由低位比較的結(jié)果決定。 即：使各輸出函數(shù)中有較多的同類項，以使整體電路化簡。 amp。 * 可用譯碼器實現(xiàn) 75 由譯碼器連成的數(shù)據(jù)分配器 0 0 0 0 11 0譯碼 禁止譯碼 0 1收發(fā)兩端的地址信號要同步 * 八 選 一 數(shù) 據(jù) 選 擇 器 3/8 譯 碼 器 地址碼并聯(lián) 76 0 1 0 0 1 1 0 1 L 7 4 H C15 1 D 0 D 1 D 2 D 3 D 4 D 5 D 6D 7 E S 2 S 1 S 0 Y S 2 S 1 S 0 實現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換 （ P157） S 0 S 1 L S 2 0 1 0 0 1 1 0 1 77 數(shù)值比較器 對兩個數(shù) A、 B進 行比較，并判斷其大小的電路。邏輯表達式中有 mi ，則相應(yīng) Di =1，其它的數(shù)據(jù)輸入端均為 0。 為二元常量 變量輸入 此即 MSI的設(shè)計方法 八選一 數(shù)據(jù) 選擇器 ． ． ． ． ． D0 D1 輸出 D7 Y Y E S2 S1 S0 通道選擇 ① 將邏輯函數(shù)化為最小項之和； 69 舉例 : CBAL ???例 用八選一數(shù)據(jù)選擇器實現(xiàn) 2)確定 D0~D7的二元常量 3)ABC從通道選擇端 S2S1S0輸入 1)將邏輯式變成最小項表達式 iiimDY ???707421 mmmm ????A B CCBACBACBAL ????0 1 1 0 1 0 0 1 注意： mi是 S S S0 的第 i個最小項！ 令 : D1=D2=D4=D7=1，其余 Di為 0 4)E端仍為使能端 則， Y的輸出即為所求！ （無需外加電路） * 八選一 數(shù)據(jù) 選擇器 D0 D1 D7 Y Y S2 S1 S0 L D2 D3 D4 D5 D6 ABC E (注意變量的高、低位） 思考 :可以同時實現(xiàn)多個組合邏輯函數(shù)嗎 ? 70 用數(shù)據(jù)選擇器實現(xiàn)函數(shù)和用譯碼器實現(xiàn)邏輯函數(shù)的區(qū)別 ，一個數(shù)據(jù)選擇器只能實現(xiàn) 1個組合邏輯函數(shù)，且 無需 加門電路； ，一個譯碼器可同時實現(xiàn)多個組合邏輯函數(shù)，且 需要 加門電路。 ?當(dāng) D0 =D3=D5 = D7=0 D1 =D2=D4= D6=1 時： ?當(dāng) D0 =D3=D5 = D7=1 D1 =D2=D4= D6=0 時： D7 Y Y E 74HC151 D6 D5 D4 D3 D2 D1 D0 S2 S1 S0 iiimDY ???706421 mmmmY ????7530 mmmmY ?????當(dāng) E=0時 ： ③ 、作函數(shù)發(fā)生器 輸入 /出間有確定邏輯關(guān)系的電路 68 * （ 1） 2 n選一數(shù)據(jù)選擇器，可實現(xiàn)變量數(shù) ≤n的任何組合邏輯函數(shù) 方法： ② 將變量從原 通道選擇 輸入； (注意變量的高、低位 ） ③ 將原數(shù)據(jù)輸入端設(shè)為合適的二元常量； ④ 使能信號有效。 輸出為兩個數(shù)據(jù)選擇器輸出之“和” (或 ). 邏輯式： * 示意圖 10 YYY ?? D C B A D0 D1 D2 D3 D4 D5 D6 D7 Y 74 HC 151 D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y D8 D9 D1 0 D1 1 D1 2 D1 3 D1 4 D1 5 Y D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y 1 Y Y ≥ 1 amp。 * 示意圖 S2 S1 S0 D00 D01 D02 D03 D04 D05 D06 D07 Y Y0 Y1 74 HC 151 0Y 1Y D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y E D10 D11 D12 D13 D14 D15 D16 D17 Y 74 HC 151 D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y ( 0 ) ( I ) 66 ② 、數(shù)據(jù)選擇器通道數(shù)擴展 例： 用 2個八選一數(shù)據(jù)選擇器構(gòu)成十六選一數(shù)據(jù)選擇器 方法： 將低三位地址碼 C、 B、 A分別并聯(lián)， 而將高位地址碼 D與一個 8選 1數(shù)據(jù)選擇器的使能端相連， D經(jīng)反相器后與另一個使能端相連。 ① 、位數(shù)擴展 方法： 使能端 E、通道選擇端S S S0分別并聯(lián)。 ≥1 ≥1 2個互補輸出端 8 路數(shù)據(jù)輸入端 1個使能輸入端 3 個地址輸入端 ② 、 邏輯圖 P155 圖 64 ③ 74HC151的功能表 (P155 表 ) 輸 入 輸 出 E 通道選擇 Y Y S2 S1 S0 H X X X L H L L L L D0 L L L H D1 L L H L D2 L L H H D3 L H L L D4 L H L H D5 L H H L D6 L H H H D7 0D1D2D3D4D5D6D7D邏輯式 ? ? ? ? ? ? ? ?? ? ? ? ? ? ? ?0 2 1 0 1 2 1 0 2 2 1 0 3 2 1 04 2 1 0 5 2 1 0 6 2 1 0 7 2 1 0D S S S D S S S D S S S D S S SYED S S S D S S S D S S S D S S S??? ? ? ????? ? ???iinimDEY ???0其中 mi為通道選擇輸入 SS S0的第 i個最小項。 amp。 amp。 amp。 amp。 ≥ 1 Y 301202201001 ISSISSISSISSY ????33221100 mImImImIY ????0 1 Y S0 S1 E 地址 使能 輸出 輸 入 功能表 0 0 0 I0 0 0 1 I1 0 1 0 I2 0 1 1 I3 62 集成電路數(shù)據(jù)選擇器 * （ 1）八選一數(shù)據(jù)選擇器 74HC151 ① 、 功能框圖 （與 74LS151功能相同） 八個數(shù)據(jù)輸入通道 使能輸入端低電平有效 (數(shù)據(jù)源 ) 通道選擇 (三位地址輸入 ) 輸出 反相 輸出 D7 Y Y E 74HC151 D6 D5 D4 D3 D2 D1 D0 S2 S1 S0 63 E D0 D1 D2 D3 D4 D5 D6 D7 S0 S1 S2 Y Y 1 1 1 1 1 1 1 amp。 * 控制信號（地址碼） 數(shù)據(jù)輸出端 ． ． ． A0 An D2n1 D1 D0 Y ． ． 數(shù)據(jù)輸入通道 示意圖： 數(shù)據(jù)選擇器的定義與功能 60 S1 S0 E 1 1 1 I 0 I 1 I 2 I 3 amp。 受控多路開關(guān) （單刀多擲開關(guān)） 其功能與數(shù)據(jù)分配器相反。 * 58 當(dāng)數(shù)據(jù)端輸入為 0，即：要顯示數(shù)字“ 0‖的時候， 如果 RBI=0（有效狀態(tài)），則輸出全部無效（滅零）， 且 RBO也輸出“ 0‖。 此時， BI/RBO 作為輸出 =―0‖； 若 LT=―0‖或 LT=RBI=―1‖，則， BI/RBO 作為輸出 =―1‖。 ⅲ 、動態(tài)滅 0輸入 RBI (脈沖消隱 ) 當(dāng) LT =―1‖, RBI=“0”, 且 DCBA=0000時 → a～ g全為 0，無顯示。 H 7 H 6 H 5 H 4 0 ( 0 ) 45 1 1 4 顯示器 4 1 ( 0 ) ( I ) ( II ) ( III ) a ~ g a ~ g a ~ g a ~ g LT LE BL ( I I I ) D3 D 2 D 1 D 0 LT LE BL ( I ) LT LE BL ( II ) LT LE BL 1 ≥ 1 H 3 H 2 H 1 H 0 M7 M6 M5 M4 M3 M2 M1 M0 D 3 D 2 D 1 D 0 D 3 D 2 D 1 D 0 D 3 D 2 D 1 D 0 顯示小時十位的譯碼電路的 BL=H7+H6+H5+H4 LT為高電平， BL=0時有滅 0功能 54 P195 作業(yè) 2： 55 (2) 集成七段譯碼器 (74LS48) 補充 示意圖 BCD碼 輸入信號 輔助 控制信號 a～ g：譯碼輸出，高電平有效 驅(qū)動共陰極 數(shù)碼管 燈測試 動態(tài)滅 0輸入 消隱 輸入 動態(tài)滅 0輸出 * 注意與 CMOS七段譯碼器 74HC4511的異同。 鎖存使能輸入 LE: BL= LT =1,且 LE=0，鎖存器不工作，譯碼器的輸出隨輸入碼的變化而變化； 當(dāng) LE由 0變?yōu)?1時，輸入碼被鎖存，輸出只取決于鎖存器的內(nèi)容，不再隨輸入的變化而變化。 功能分析 燈滅輸入 : BL=0， LT =1,此時，無論其它輸入端為何值 → a～ g全為 0，無顯示。 * 49 共陰極 : 公共端接 低電平“ L‖ 發(fā)