【正文】 G3 amp。 A、 B都是一位二進(jìn)制數(shù) 0， 1 1. 真值表 2. 邏輯圖 一、一位數(shù)值比較器 1 0 0 1 1 0 0 1 0 1 0 1 0 1 0 1 0 0 0 0 B A FAB FAB FA=B BABAABBAFBAFBAFBABABA?????????* B A 1 amp。 ( 0) 74 HC 151 ( I ) 67 控制 Di ， 就可得到不同的邏輯函數(shù)。 amp。 amp。 用于顯示多位數(shù)字時(shí)，多個(gè)譯碼器之間的連接 正常情況（ LT=RBI=BI/RBO = 1） ： DCBA =0000時(shí)，顯示 0（ Yg=0，其余為 1） DCBA =0101時(shí)，顯示 5（ Yb， Ye=0，其余為 1） DCBA =1001時(shí)，顯示 9（ Ye， Yd=0，其余為 1） 57 滅零控制端的連接 將有效數(shù)字前后的零熄滅的方法 （ LT=1 ）： 小數(shù)點(diǎn)前最高位 RBI接地，把各高位 RBO與相鄰低位的 RBI相連； 小數(shù)點(diǎn)后最低位 RBI接地，把各低位 RBO與相鄰高位的 RBI相連。該輸入端用于將不必要顯示的 0熄滅。 46 )92,1,0( ???imY iimi是 A A A A0的第 i個(gè)最小項(xiàng)。 ???????BCCBACBALACL21????????????????????????????????????37413741374125757571)()(YYYYmmmmmmmmBCAABCCBACBAAABCCBACBABCCBACBALYYmmmmCBAABCBBACL解： 將邏輯函數(shù)化成最小項(xiàng)表達(dá)式，并轉(zhuǎn)化成滿足題目要求的形式； 40 在圖 21上畫出邏輯示意圖。 * 33 當(dāng) D3=0時(shí)， 74138（ 1）選通， 74138（ 2）禁止； 輸入 00000111 * 用 74138構(gòu)成 416譯碼器 : D2/D1/D0直接連接到兩片 74138的 A2/A1/A0，作為低三位地址線輸入； D3接 138(1)的 S2,S3和 138(2)的 S1， 138(1)的 S1接 +5V。 amp。 amp。 amp。 譯碼器的分類： 將一系列代碼轉(zhuǎn)換成與之 一一對(duì)應(yīng) 的有效信號(hào)。 1 GS 1 EO 1 1 amp。 （用于功能擴(kuò)展） 只有 EI=1， I7～ I0均為 0 （無(wú)輸入）時(shí)， EO=1。 amp。 amp。 普通編碼器： 任何時(shí)候只允許輸入一個(gè)有效編碼信號(hào)，否則輸出就會(huì)發(fā)生混亂。1 常用組合邏輯集成電路 編碼器 譯碼器 數(shù)據(jù)選擇器 數(shù)據(jù)分配器 數(shù)值比較器 算術(shù)運(yùn)算電路 其它：代碼轉(zhuǎn)換器 奇偶校驗(yàn)器 重點(diǎn)： 編碼器 譯碼器 ；難點(diǎn)： 數(shù)據(jù)選擇器功能擴(kuò)展 典型組合邏輯集成電路包括： * 典型組合邏輯集成電路 屬于中規(guī)模集成電路，其特點(diǎn)為：標(biāo)準(zhǔn)化程度高，通用性強(qiáng)，體積小，功耗低，設(shè)計(jì)靈活等 。 優(yōu)先編碼器： 允許同時(shí)輸入 兩個(gè)及 兩個(gè)以上 的有效編碼信號(hào)。 amp。 amp。 可與同樣芯片的 EI相連， 擴(kuò)展輸入端的個(gè)數(shù)。 I1 I7 I6 I5 I4 I3 I0 EI Y2 Y1 Y0 ≥ 1 ≥ 1 ≥ 1 ≥ 1 ≥ 1 ≥ 1 ≥ 1 CD4532電路圖 EI EO GS 輸出 使能端 八 個(gè) 輸 入 端 三 個(gè) 輸 出 端 工作狀 態(tài)標(biāo)志 輸入 使能端 高電平有效 原碼 輸出 高電平有效 17 優(yōu)先編碼器 CD4532功能表 輸 入 輸 出 EI I7 I6 I5 I4 I3 I2 I1 I0 Y2 Y1 Y0 GS EO L L L L L L H L L L L L L L L L L L L H H H H H H H L H L H H H L H L H L L H H L H H L H L L L H H L L H L H L L L L H L H H H L H L L L L L H L H L H L H L L L L L L H L L H H L H L L L L L L L H L L L H L GS是工作狀態(tài)標(biāo)志位； EO用于功能擴(kuò)展可與同樣芯片的 EI相連。 唯一地址譯碼器 代碼變換器 將一種代碼轉(zhuǎn)換成另一種代碼。 amp。 amp。 amp。 138(2)的 S2,S3接地。 CBA +5V ??????????37413741257571YYYYmmmmLYYmmL41 數(shù)據(jù)分配器：相當(dāng)于多輸出的 單刀多擲開關(guān) ，是一種能將數(shù)據(jù)分時(shí)送到多個(gè)不同的通道上去的邏輯電路。 Y0 Y1 Y2 2 Y3 Y4 Y5 Y6 Y7 Y8 Y9 ,9)2,1,0( ?????imYii二～十進(jìn)制譯碼器邏輯圖 47 三、七段顯示譯碼器 脈沖信號(hào) 計(jì)數(shù)器 譯碼器 驅(qū)動(dòng)器 顯示器 K H z 2. 顯示器 1) 數(shù)碼顯示方式 ⅰ 、字形重疊式 :不同字符的電極重疊放置，顯示某個(gè)字符， 只需使相應(yīng)電極發(fā)亮。 鎖存使能輸入 LE: BL= LT =1,且 LE=0，鎖存器不工作，譯碼器的輸出隨輸入碼的變化而變化； 當(dāng) LE由 0變?yōu)?1時(shí)，輸入碼被鎖存，輸出只取決于鎖存器的內(nèi)容，不再隨輸入的變化而變化。 * 58 當(dāng)數(shù)據(jù)端輸入為 0，即：要顯示數(shù)字“ 0‖的時(shí)候， 如果 RBI=0（有效狀態(tài)），則輸出全部無(wú)效（滅零）， 且 RBO也輸出“ 0‖。 amp。 ≥1 ≥1 2個(gè)互補(bǔ)輸出端 8 路數(shù)據(jù)輸入端 1個(gè)使能輸入端 3 個(gè)地址輸入端 ② 、 邏輯圖 P155 圖 64 ③ 74HC151的功能表 (P155 表 ) 輸 入 輸 出 E 通道選擇 Y Y S2 S1 S0 H X X X L H L L L L D0 L L L H D1 L L H L D2 L L H H D3 L H L L D4 L H L H D5 L H H L D6 L H H H D7 0D1D2D3D4D5D6D7D邏輯式 ? ? ? ? ? ? ? ?? ? ? ? ? ? ? ?0 2 1 0 1 2 1 0 2 2 1 0 3 2 1 04 2 1 0 5 2 1 0 6 2 1 0 7 2 1 0D S S S D S S S D S S S D S S SYED S S S D S S S D S S S D S S S??? ? ? ????? ? ???iinimDEY ???0其中 mi為通道選擇輸入 SS S0的第 i個(gè)最小項(xiàng)。 ?當(dāng) D0 =D3=D5 = D7=0 D1 =D2=D4= D6=1 時(shí)： ?當(dāng) D0 =D3=D5 = D7=1 D1 =D2=D4= D6=0 時(shí)： D7 Y Y E 74HC151 D6 D5 D4 D3 D2 D1 D0 S2 S1 S0 iiimDY ???706421 mmmmY ????7530 mmmmY ?????當(dāng) E=0時(shí) ： ③ 、作函數(shù)發(fā)生器 輸入 /出間有確定邏輯關(guān)系的電路 68 * （ 1） 2 n選一數(shù)據(jù)選擇器，可實(shí)現(xiàn)變量數(shù) ≤n的任何組合邏輯函數(shù) 方法： ② 將變量從原 通道選擇 輸入； (注意變量的高、低位 ） ③ 將原數(shù)據(jù)輸入端設(shè)為合適的二元常量； ④ 使能信號(hào)有效。 amp。 ≥ 1 ≥ 1 FA ＞ B F A = B F A ＜ B FAB = (A1B1) + ( A1=B1)(A0B0) FA=B=(A1=B1)(A0=B0) FAB = (A1B1) + ( A1=B1)(A0B0) 81 三、集成數(shù)值比較器 示意圖 輸出 比較 結(jié)果 * 輸入兩個(gè)四位 二進(jìn)制數(shù)： A3A2A1A0 B3B2B1B0 級(jí)聯(lián)輸入 ： 來(lái)自更低位的比較結(jié)果： AB， A=B， AB； 擴(kuò)展連接時(shí)使用 IAB IAB IA=B FAB FAB FA=B 四位 比較器 A3 A2 B2 A0 B3 B0 ． ． (1) 集成數(shù)值比較器 74LS85的功能 74LS85是四位數(shù)值比較器 ，其工作原理和兩位數(shù)值比較器相同。 amp。 * 可用譯碼器實(shí)現(xiàn) 75 由譯碼器連成的數(shù)據(jù)分配器 0 0 0 0 11 0譯碼 禁止譯碼 0 1收發(fā)兩端的地址信號(hào)要同步 * 八 選 一 數(shù) 據(jù) 選 擇 器 3/8 譯 碼 器 地址碼并聯(lián) 76 0 1 0 0 1 1 0 1 L 7 4 H C15 1 D 0 D 1 D 2 D 3 D 4 D 5 D 6D 7 E S 2 S 1 S 0 Y S 2 S 1 S 0 實(shí)現(xiàn)并行數(shù)據(jù)到串行數(shù)據(jù)的轉(zhuǎn)換 （ P157） S 0 S 1 L S 2 0 1 0 0 1 1 0 1 77 數(shù)值比較器 對(duì)兩個(gè)數(shù) A、 B進(jìn) 行比較，并判斷其大小的電路。 輸出為兩個(gè)數(shù)據(jù)選擇器輸出之“和” (或 ). 邏輯式： * 示意圖 10 YYY ?? D C B A D0 D1 D2 D3 D4 D5 D6 D7 Y 74 HC 151 D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y D8 D9 D1 0 D1 1 D1 2 D1 3 D1 4 D1 5 Y D0 D1 D2 D3 D4 D5 D6 D7 S0 S2 S1 E Y 1 Y Y ≥ 1 amp。 amp。 ≥ 1 Y 301202201001 ISSISSISSISSY ????33221100 mImImImIY ????0 1 Y S0 S1 E 地址 使能 輸出 輸 入 功能表 0 0 0 I0 0 0 1 I1 0 1 0 I2 0 1 1 I3 62 集成電路數(shù)據(jù)選擇器 * （ 1）八選一數(shù)據(jù)選擇器 74HC151 ① 、 功能框圖 （與 74LS151功能相同） 八個(gè)數(shù)據(jù)輸入通道 使能輸入端低電平有效 (數(shù)據(jù)源 ) 通道選擇 (三位地址輸入 ) 輸出 反相 輸出 D7 Y Y E 74HC151 D6 D5 D4 D3 D2 D1 D0 S2 S1 S0 63 E D0 D1 D2 D3 D4 D5 D6 D7 S0 S1 S2 Y Y 1 1 1 1 1 1 1 amp。 此時(shí)， BI/RBO 作為輸出 =―0‖；