集成電路設(shè)計與集成系統(tǒng)-大學(xué)本科生畢業(yè)論文(設(shè)計)開題報告(參考版)
2025-01-24 17:20本頁面
【正文】 [4] 呂志強(qiáng)CM參考文獻(xiàn)內(nèi)容是五號字體OS振蕩器噪聲理論及優(yōu)化技術(shù)研究[D][5] [D][6] [J][7] [D]英文之間間距太大，調(diào)整每行單詞個數(shù)，必要的時候使用連字符[8]Ham D, Hajimili A. Concepts and Methods in Optimization of Integrated LC [J]. SolidState Circuit, 2001，36(6): 896909.[9]Herzel F, Pierschel M, Weger P, et al. Phase Noise in a Differential CMOSVoltageControlled Oscillator for RF Application. IEEE[J] Transaction on Circuits and SystemsII: Analog and Digital Signal Processing, 2016, 47(1): 11一15.[10]Aktas A, Ismail M. CMOS PLL Calibration Techniques. IEEE[J] Circuits and Devices Magazine, 2014, 20(5): 611六、指導(dǎo)教師意見 指導(dǎo)教師簽字：
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1