【正文】 其信號可以分成addr0addr2Data0data3GPA0GPA22GPB GPC1GPD1 GPE1GPF GPG1GPH EINT2nGCS0—nGCSAIN IIC、 SPI、OM0OM3等，大部分都是復(fù)用的。片內(nèi)外設(shè)分為高速外設(shè)和低速外設(shè)，分別用 AHB總線和 APB總線。芯片系統(tǒng)結(jié)構(gòu)主要由兩大部分構(gòu)成：ARM920T內(nèi)核片內(nèi)外設(shè)。? 具有 PLL功能的時鐘發(fā)生器，時鐘頻率高達(dá)203MHz。? 具有日歷功能的 RTC。? 具有電源管理功能，可以使系統(tǒng)以普通方式、慢速方式、空閑方式和掉電方式工作。? 具有 117個通用 I/O口和 24通道的外部中斷源。? 有 4個具有 PWM功能的 16位定時器和 1個 16位內(nèi)部定時器。? 具有 2通道的 SPI、 1個通道的 IIC串行總線接口和 1個通道的 IIS音頻總線接口。? 4通道的 DMA，并且有外部請求引腳。? 外部存儲器控制器，可擴展 8組，每組 128MB，總?cè)萘窟_(dá) 1GB；支持從 Nand flash存儲器啟動。這些陷阱稱為 “地址異常 ”，因為 32位的 ARM不會產(chǎn)生落在它的 32位地址空間之外的地址，所以地址異常在當(dāng)前的體系結(jié)構(gòu)中沒有作用，0x00000014的矢量地址也就不再使用了。ARM異常中斷響應(yīng)異常類型 模式 低向量地址 高向量地址復(fù)位 管理 0x00000000 0xFFFF0000未定義指令 未定義 0x00000004 0xFFFF0004軟件中斷（ SWI） 管理 0x00000008 0xFFFF0008預(yù)取中止（取指令存儲器中止） 中止 0x0000000C 0xFFFF000C數(shù)據(jù)中止(訪問數(shù)據(jù)存儲器中止 ) 中止 0x00000010 0xFFFF0010IRQ（中斷） IRQ 0x00000018 0xFFFF0018FIQ（快速中斷） FIQ 0x0000001C 0xFFFF001CARM中斷向量 ARM中斷向量和優(yōu)先級 異常中斷向量表ARM中斷向量和優(yōu)先級地 址 異 常 進(jìn)入模式0x0000,0000 復(fù)位 管理模式0x0000,0004 未定義指令 未定義模式0x0000,0008 軟件中斷 管理模式0x0000,000C 中止（預(yù)取指令） 中止模式0x0000,0010 中止（數(shù)據(jù)） 中止模式0x0000,0014 保留 保留0x0000,0018 IRQ IRQ0x0000,001C FIQ FIQ異常中斷向量表說明： 存儲器的前 8個字中除了地址 0x00000014之外，全部被用作異常矢量地址。采用這種機制，可以通過軟件仿真擴展 ARM或 Thumb指令集。軟件中斷處理程序執(zhí)行以下指令可以從 SWI模式返回，無論是在 ARM狀態(tài)還是 Thumb狀態(tài)：MOVS PC , R14_svc 以上指令恢復(fù) PC（從 R14_svc）和 CPSR（從 SPSR_svc）的值，并返回到 SWI的下一條指令。ARM異常中斷響應(yīng)各種異常返回方法? FIQ中斷返回不管是在 ARM狀態(tài)還是在 Thumb狀態(tài)下進(jìn)入 FIQ模式，F(xiàn)IQ處理程序均可以執(zhí)行以下指令從 FIQ模式返回：SUBS PC,R14fiq ,4? 指令預(yù)取中止（ Abort ）異常返回當(dāng)指令預(yù)取訪問存儲器失敗時，存儲器系統(tǒng)向 ARM處理器發(fā)出存儲器中止（ Abort）信號，預(yù)取的指令被記為無效，但只有當(dāng)處理器試圖執(zhí)行無效指令時，指令預(yù)取中止異常才會發(fā)生，如果指令未被執(zhí)行，例如在指令流水線中發(fā)生了跳轉(zhuǎn)，則預(yù)取指令中止不會發(fā)生。 清除中斷屏蔽位 若在進(jìn)入異常處理時設(shè)置了中斷禁止位，要在此清除。 恢復(fù) CPSR的值 將 SPSR復(fù)制回 CPSR中。 將返回地址裝入 PC 把連接寄存器 LR的值減去相應(yīng)的偏移量，然后送到 PC中。F FIQ模式還有額外的專用寄存器 R8_fiq～ R12_fiq，使用這些寄存器可以加快快速中斷的處理速度。 一般地說，矢量地址處將包含一條指向相應(yīng)程序的轉(zhuǎn)移指令，從而可跳轉(zhuǎn)到相應(yīng)的異常中斷處理程序處執(zhí)行異常中斷處理程序 。設(shè)置中斷標(biāo)志位 （ CPSR［ 7］ =1）禁止 FIQ中斷，當(dāng)進(jìn)入 Reset或 FIQ模式時。設(shè)置 CPSR模式控制位 CPSR［ 4： 0］，使處理器進(jìn)入相應(yīng)的執(zhí)行模式；178。 保存當(dāng)前狀態(tài)寄存器 CPSR的內(nèi)容 將 CPSR的內(nèi)容保存到將要執(zhí)行的異常中斷對應(yīng)的 SPSR中，便于中斷返回時恢復(fù)處理器當(dāng)前的狀態(tài)位、中斷屏蔽位以及各條件標(biāo)志位。ARM的異常 ARM異常中斷響應(yīng)過程 一、進(jìn)入異常 當(dāng)發(fā)生異常時，除了復(fù)位異常立即中止當(dāng)前指令外，處理器盡量完成當(dāng)前指令，然后脫離當(dāng)前的程序去處理異常。? FIQ異常– 當(dāng)處理器的外部中斷請求引腳有效，且 CPSR中的 F=0，產(chǎn)生 FIQ異常。ARM的異常? IRQ異常– 當(dāng)處理器的外部中斷請求引腳有效，且 CPSR中的 I=0，產(chǎn)生 IRQ異常。? 預(yù)取中止（取指令存儲器中止）– 若處理器預(yù)取指令的地址不存在，或該地址不允許當(dāng)前指令訪問，存儲器會向處理器發(fā)出中止信號，但當(dāng)預(yù)取的指令被執(zhí)行時，才會產(chǎn)生指令預(yù)取中止異常。– 未定義指令異常可用于在沒有物理協(xié)處理器（硬件）的系統(tǒng)上，對協(xié)處理器進(jìn)行軟件仿真，或在軟件仿真時進(jìn)行指令擴展。? 未定義指令異常– 當(dāng) ARM處理器執(zhí)行 協(xié)處理器指令 時，它必須等待任一外部協(xié)處理器應(yīng)答后，才能真正執(zhí)行這條指令。ARM的異常 ARM有 7種異常? 復(fù)位– 處理器上一旦有復(fù)位輸入， ARM處理器立刻停止執(zhí)行當(dāng)前指令。 在進(jìn)行異常中斷處理程序時，要保存被中斷的程序的執(zhí)行現(xiàn)場，在從異常中斷處理程序退出時，要恢復(fù)被中斷的程序的執(zhí)行現(xiàn)場。 中斷流程： 當(dāng)異常中斷發(fā)生時，系統(tǒng)執(zhí)行完當(dāng)前指令后，將跳轉(zhuǎn)到相應(yīng)的異常中斷處理程序處執(zhí)行。例如，跳轉(zhuǎn)指令， B、 BL、 BLX和 BX。 ARM的異常ARM的異常216。 對異常的說明當(dāng)系統(tǒng)運行時，異?？赡軙S時發(fā)生，為保證在 ARM處理器發(fā)生異常時不至于處于未知狀態(tài)，在應(yīng)用程序的設(shè)計中，首先要進(jìn)行異常處理，采用的方式是在異常向量表中的特定位置放置一條跳轉(zhuǎn)指令，跳轉(zhuǎn)到異常處理程序，當(dāng) ARM處理器發(fā)生異常時，程序計數(shù)器 PC會被強制設(shè)置為對應(yīng)的異常向量，從而跳轉(zhuǎn)到異常處理程序，當(dāng)異常處理完成以后，返回到主程序繼續(xù)執(zhí)行。 ARM程序的三種執(zhí)行流程216。 異常的處理： 也用中斷的方式進(jìn)行處理。異常是與當(dāng)前所執(zhí)行的程序有關(guān)的。因此，使用中斷既可以實現(xiàn) CPU與外設(shè)并行工作，又可以實時處理各種緊急事件。 中斷是計算機系統(tǒng)基本的功能 利用中斷，外設(shè)可以與CPU并行工作，當(dāng)外設(shè)需要傳輸數(shù)據(jù)或控制時，向 CPU發(fā)出中斷請求信號。中斷事件也常稱為 外中斷 。這是中斷的本來意義。程序員可以直接訪問 8個通用的寄存器（ R0~R7），程序計數(shù)器 PC、堆棧指針SP、鏈接寄存器 LR和當(dāng)前狀態(tài)寄存器 CPSP。保留位將用于 ARM版本的擴展。? 如果處理器運行在特權(quán)模式，這些位也可以由程序修改。? 保存程序