【正文】 測試，[5] 蔣黎紅，amp。北京交通大學出版社[3] 電子電路測試與實驗 朱定華主編. .北京：清華大學出版社，2004[4] 清華大學出版社8 參考文獻[1] 呂思忠，：工程大學出版社，[2] 現(xiàn)代數(shù)字電路與邏輯設計 解決方法：弄錯了撥碼開關與時間的對應關系，即撥碼開關表示的時間與自己所想的時間不對應。加上非門后問題解決。2） 開始仿真時，發(fā)現(xiàn)探針一直是亮的狀態(tài)，不符合理論分析結果。 遇到問題與解決方法1） 一直無法使蜂鳴器發(fā)出聲音，不能實現(xiàn)鬧鐘與報時提醒功能。整點報時功能符合設計要求。鬧鐘功能符合設計要求。2）校時功能測試：在顯示時鐘時間時，按動時鐘調時、時鐘調分按鈕開關時，時、分均可以調節(jié)，且不按動時，計數(shù)電路能正常工作，校時功能符合設計要求。6 仿真調試 總體仿真圖 1Hz標準脈沖發(fā)生器仿真 圖61 1Hz標準脈沖發(fā)生器仿真結果 校時電路仿真1） 如圖62和圖63所示，現(xiàn)在的時間是00:08:06，且此時“分”校時開關處于斷開狀態(tài)，說明現(xiàn)在是處于正常計數(shù)狀態(tài)； 圖62 現(xiàn)時刻時鐘顯示示數(shù) 圖63 “分”校時電路現(xiàn)狀態(tài)2） 如圖64所示，現(xiàn)將“分”校時電路開關閉合 圖64 “分”校時電路現(xiàn)狀態(tài)3） 按動按鍵開關三次，結果如圖65 圖65 現(xiàn)時刻時鐘顯示示數(shù) 整點報時仿真 圖66整點報時電路仿真結果 鬧鐘電路仿真 圖67 通過撥盤開關所設的鬧鐘時間12:42 圖68 達到鬧鐘時間時的電路狀態(tài)此時探針發(fā)光，說明模擬中的蜂鳴器正在發(fā)聲 圖69 過了鬧鐘時間的電路狀態(tài)7 結果分析與總結 分析總結1）數(shù)字鐘計數(shù)功能測試：接通電源，在秒脈沖的作用下，電路開始計數(shù)，且時、分、秒分別為260、60進制。 在本數(shù)字鐘設計中，選用了四片74LS85三位比較器實現(xiàn)。整點報時電路如圖11所示： 圖510 整點報時電路 鬧鐘電路 在指定的時刻發(fā)出信號，或驅動音響電路“鬧時”；或對某裝置的電源進行接通或斷開“控制”。當時鐘還有十秒到整點時，蜂鳴器開始響，持續(xù)時間為十秒。 秒計數(shù)電路 圖56 秒計數(shù)電路 分計數(shù)電路 圖57 分計數(shù)電路 時計數(shù)電路 圖58 時計數(shù)電路 校時電路 圖59 校時電路 當閉合如圖J9開關時，輸入信號所在與門U34A被“鎖”，U34B外接校時單脈沖信號源（按鍵開關），通過U36A對時（分）電路進行校時。R0(2)=0和S9(1)S9(2)=0時，74LS290的輸出被直接置零；只要置位輸入S9(1)如果計數(shù)脈沖由端CP0輸入，輸出由端引出，即得二進制計數(shù)器；如果計數(shù)脈沖由CP1端輸入，輸出由引出，即是五進制計數(shù)器；如果將與CP1相連，計數(shù)脈沖由CP0輸入，輸出由引出，即得8421碼十進制計數(shù)器?？芍苯域寗覮ED顯示器。 譯碼驅動電路將計數(shù)器輸出的8421BCD碼轉換為數(shù)碼管需要的邏輯狀態(tài)，并且為保證數(shù)碼管正常工作提供足夠的工作電流?！　≡?腳接地，5腳未外接電壓，兩個比較器AA2基準電壓分別為的情況下，555定時器電路的功能表如表1示。　　7腳：放電端。　　5腳：VC為控制電壓端?！　?腳：輸出端Vo　　2腳：低觸發(fā)端　　6腳：TH高觸發(fā)端　　4腳：是直接清零端?！　?腳：外接電源VCC， ~ 16V，CMOS型時基電路VCC的范圍為3 ~ 18V。555 定時器成本低，性能可靠，只需要外接幾個電阻、電容，就可以實現(xiàn)多諧振蕩器、單穩(wěn)態(tài)觸發(fā)器及施密特觸發(fā)器等脈沖產生與變換電路。 圖51 石英晶體振蕩器 方案一：由集成邏輯門與RC組成的時鐘源振蕩器或由集成電路定時器555與RC組成的多諧振蕩器作為時間標準信號源，如圖3 所示。石英晶體振蕩器的作用是產生時間標準信號。 設計思路總括 圖41 設計