基于fpga的交通燈控制課程設(shè)計(jì)報(bào)告(參考版)
2025-01-21 21:10本頁面
【正文】 所以說這次課程設(shè)計(jì)對(duì)我來說算是有重大意義的。總的來說，整體的設(shè)計(jì)模塊還是成功的，在設(shè)計(jì)中遇到很多問題，最后在同學(xué)的幫助下，終于迎刃而解，有點(diǎn)小小的成就感，終于覺得平時(shí)所學(xué)的知識(shí)有了是幾點(diǎn)用途和價(jià)值。h. 觀察試驗(yàn)箱上的led燈，亮滅情況。 （頂層實(shí)體名要和建工程時(shí)的工程名一致，否則編譯時(shí)將會(huì)出現(xiàn)錯(cuò)誤），建立Block Diagrm/Schematic File Diagrm/Schematic File后將轉(zhuǎn)化好的symbol加載到Block Diagrm/Schematic File中，將線連接好，對(duì)輸入，輸出命名，進(jìn)行全編譯。 counter=0。 // 50MHz is the sys clk,50_000_000=2FAF080always (posedge clk_in) begincounter=counter+1。 reg[25:0] counter。 output clk_out。endcaseendendmodule分頻器部分 ，獲得便于試驗(yàn)觀察的時(shí)鐘信號(hào)module fpq(c
教學(xué)教案相關(guān)推薦
鄂ICP備17016276號(hào)-1