【正文】 amp。 amp。 ? amp。 (1) 列邏輯狀態(tài)表 (2) 寫出邏輯表達(dá)式 取 Y=“1”( 或 Y=“0” ) 列邏輯式 取 Y = “1” 對(duì)應(yīng)于 Y=1， 若輸入變量為“ 1”， 則取輸入變量本身 (如 A )； 若輸入變量為 “ 0”則取其反變量 (如 A )。每人有一按鍵，如果贊同，按鍵，表示“ 1”；如不贊同，不按鍵，表示 “ 0”。 (2) 列邏輯狀態(tài)表 Y= AB +AB (3) 分析邏輯功能 輸入 相同 輸出為 “ 1”,輸入相異輸出為 “ 0”,稱為“判一致電路” (“同或門” ) ,可用于判斷各輸入端的狀態(tài)是否相同。 amp。這種電路稱“異或”門。 amp。 amp。 電工與電子技術(shù) A (2) 20222022學(xué)年第 1學(xué)期 ? 數(shù)制和脈沖信號(hào) ? 基本門電路及其組合 ? 和 TTL門電路 CMOS門電路 ? 邏輯代數(shù) ? 組合邏輯電路的分析與綜合 ? 加法器 ? 編碼器 ? 譯碼器和數(shù)字顯示 電工與電子技術(shù) A (2) 20222022學(xué)年第 1學(xué)期 組合邏輯電路的分析與綜合 組合邏輯電路： 任何時(shí)刻電路的輸出狀態(tài)只取決于該時(shí)刻的輸入狀態(tài)，而與該時(shí)刻以前的電路狀態(tài)無關(guān)。 解： ? (a)將取值為“ 1”的相鄰小方格圈成圈 。 (2) 卡諾圖 B A 0 1 0 1 BA BABA BA二變量 BC A 00 1 0 0m01 11 10 三變量 1m 3m 2m4m 5m 7m 6m二進(jìn)制數(shù)對(duì) 應(yīng)的十進(jìn)制 數(shù)編號(hào) AB 00 0m01 11 10 1m 3m 2m4m 5m 7m 6mCD 00 01 11 10 四變量 12m 12m 15m 14m8m 9m 11m 10m任意兩 個(gè)相鄰 最小項(xiàng) 之間只 有一個(gè) 變量改變 (2) 卡諾圖 (a)根據(jù)狀態(tài)表畫出卡諾圖 如 : A BC 00 1 0 01 11 10 1 1 1 1 將輸出變量為“ 1”的填入對(duì)應(yīng)的小方格 ,為“ 0”的可不填。 如：三個(gè)變量，有 8種組合，最小項(xiàng)就是 8個(gè)，卡諾圖也相應(yīng)有 8個(gè)小方格。 （ 1）最小項(xiàng)： 對(duì)于 n輸入變量有 2n種組合 , 其相應(yīng)的乘積項(xiàng)也有 2n個(gè)，則每一個(gè) 乘積項(xiàng)就稱為一個(gè)最小項(xiàng)。 amp。 amp。 由邏輯代數(shù)運(yùn)算法則： ABABY ??由邏輯代數(shù)運(yùn)算法則： BABABAY ??????amp。 amp。 B amp。 利用邏輯代數(shù)變換，可用不同的門電路實(shí)現(xiàn)相同的邏輯功能。 1 C B A 電工與電子技術(shù) A (2) 20222022學(xué)年第 1學(xué)期 邏輯函數(shù)的化簡(jiǎn) 由邏輯狀態(tài)表直接寫出的邏輯式及由此畫出的邏輯圖，一般比較復(fù)雜；若 經(jīng)過簡(jiǎn)化，則可使用較少的邏輯門實(shí)現(xiàn)同樣的邏輯功能。 amp。 amp。 amp。 一種組合中，輸入變量之間是“與”關(guān)系， 0 0 0 0 A B C Y 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 各組合之間 是“或”關(guān)系 A B CCBACBACBAY ???? 2. 邏輯式 反之，也可由邏輯式列出狀態(tài)表。 三輸入變量有八種組合狀態(tài) n輸入變量有 2n種組合狀態(tài) 0 0 0 0 A B C Y 0 0 1 1 0 1 0 1 0 1 1 0 1 0 0 1 1 0 1 0 1 1 0 0 1 1 1 1 2. 邏輯式 取 Y=“1”( 或 Y=“0” ) 列邏輯式 用 “與”“或”“非” 等運(yùn)算來表達(dá)邏輯函數(shù)的表達(dá)式。設(shè) A、 B、 C代表三個(gè)開關(guān)（輸入變量）； Y代表燈（輸出變量）。 例： 有一 T形走廊，在相會(huì)處有一路燈 , 在進(jìn)入走廊的 A、 B、 C三地各有控制開關(guān)，都能獨(dú)立進(jìn)行控制。這是它與普通代數(shù)的本質(zhì)區(qū)別 。 這里“ 0”和“ 1”并不表示數(shù)量的大小，而是表示兩種相互對(duì)立的邏輯狀態(tài)。 20. 4. 2 CMOS與非 門電路 A B T4 T3 T1 T2 +UDD Y 1. 電路 2. 工作原理 (1) 靜態(tài)功耗低（每門只有 , TTL每門 10mW) (2) 抗干擾能力強(qiáng) (3) 扇出系數(shù)大 (4) 允許電源電壓范圍寬 ( 3 ~ 18V ) (1) 速度快 (2) 抗干擾能力強(qiáng) (3) 帶負(fù)載能力強(qiáng) 電工與電子技術(shù) A (2) 20222022學(xué)年第 1學(xué)期 ? 數(shù)制和脈沖信號(hào) ? 基本門電路及其組合 ? 和 TTL門電路 CMOS門電路 ? 邏輯代數(shù) ? 組合邏輯電路的分析與綜合 ? 加法器 ? 編碼器 ? 譯碼器和數(shù)字顯示 電工與電子技術(shù) A (2) 20222022學(xué)年第 1學(xué)期 邏輯代數(shù) 邏輯代數(shù) （又稱布爾代數(shù)）， 它是分析設(shè)計(jì)邏輯電路的數(shù)學(xué)工具。 A3 B3 E3 A1 B1 電工與電子技術(shù) A (2) 20222022學(xué)年第 1學(xué)期 CMOS 非門電路 A Y T2 +UDD T1 N 溝道 P 溝道 G G D S S CMOS門電路 PMOS管 NMOS管 CMOS 管 負(fù)載管 驅(qū)動(dòng)管 (互補(bǔ)對(duì)稱管 ) A=“1”時(shí)， T1導(dǎo)通， T2截止， Y=“0” A=“0”時(shí)， T1截止， T2導(dǎo)通， Y=“1” Y= A 電工與電子技術(shù) A (2)