【正文】 2022/1/4 129 作業(yè)題 P85 413 416 。 本章通過(guò)舉例 ， 介紹了基于功能塊的 MSI組合邏輯電路的分析方法 。 了解其內(nèi)部電路只是幫助理解器件的邏輯功能 。 2022/1/4 128 本章介紹了編碼器 、 譯碼器 、 數(shù)據(jù)選擇器 、加法器和數(shù)值比較器等 MSI組合邏輯電路器件 的功能 ， 并討論了利用譯碼器 、 數(shù)據(jù)選擇器和加法器實(shí)現(xiàn)組合邏輯函數(shù)的方法 。本章介紹了組合邏輯電路的 分析和設(shè)計(jì)方法 ， 還介紹了幾種常用的 中規(guī)模 (MSI)組合邏輯電路器件 。 2022/1/4 126 練習(xí)： F X Y W “1” Z MUX 1Y A1 74LS153(1/2) A0 EN D0 D1 D2 D3 1 1 amp。 2022/1/4 125 （ 3）分析整體電路的邏輯功能 D0～ D7和 Y0～ Y7 對(duì)應(yīng)相連， b2b1b0＝ a2a1a0時(shí)，L＝ 1；否則， L＝ 0。 2022/1/4 124 解： (1) 劃分功能塊 電路可劃分為兩個(gè)功能塊： ① 38線(xiàn)譯碼器 74LS138， ② 8選 1數(shù)據(jù)選擇器 74LS151。當(dāng)相 加的結(jié)果大于 9（即二進(jìn)制 1001）時(shí)，數(shù)碼 管不顯示，處于滅燈狀態(tài)。 電路中 LT=1，而 BI/RBO =RBI受控于 YAB， 當(dāng) BI/RBO =RBI =1時(shí)，正常顯示； 當(dāng) BI/RBO =RBI =0時(shí)，數(shù)碼管熄滅。 LT是試燈輸入，工作時(shí)應(yīng)使 LT＝ 1； RBI是滅零輸入； BI是熄滅信號(hào)輸入， RBO是滅零輸出， BI和 RBO在芯片內(nèi)部是連在一起的。 2022/1/4 119 ② 74LS47七段顯示譯碼器的輸出選中時(shí)為低電平，可以直接驅(qū)動(dòng)共陽(yáng)型 LED數(shù)碼管。 2022/1/4 117 圖 418 例 48電路 2022/1/4 118 解： （ 1）劃分功能塊 電路可分成三個(gè)功能塊： ① 加法運(yùn)算及比較電路， ② 譯碼電路， ③ 顯示電路。 可見(jiàn)該電路可實(shí)現(xiàn)檢測(cè) 8421BCD碼的邏輯功能 。 2022/1/4 115 （ 3）分析整體電路的邏輯功能 把圖 417電路看成一個(gè) 8選 1數(shù)據(jù)選擇器，可得出 例 47電路的功能表。 2022/1/4 114 圖 417 8選 1功能框圖 顯然，圖 4－ 15電路構(gòu)成了一個(gè) 8選 1數(shù)據(jù)選擇器，其輸出為 Z，地址輸入端為 X X1 、 X0。 解： 2022/1/4 113 圖 4－ 16電路的輸出端是 Z， Z=1Y+2Y；輸入端為 X X X X0。 （ 2）分析功能塊的功能 通過(guò)查 74LS153的功能表，知道它是一塊雙 4選1數(shù)據(jù)選擇器。試分析輸出 Z與輸入 X X X X0之間的邏輯關(guān)系。 應(yīng)該注意，即使電路只有一個(gè)功能塊，整體電路的邏輯功能也不一定是這個(gè)功能塊原來(lái)的邏輯功能。 2022/1/4 110 （ 3）分析整體邏輯電路的功能 在對(duì)各功能塊電路分析的基礎(chǔ)上，最后對(duì)整個(gè)電路進(jìn)行整體功能的分析。 2022/1/4 109 （ 2）分析功能塊的邏輯功能 利用前面學(xué)過(guò)的常用功能電路的知識(shí)，分析各功能塊邏輯功能。 分成幾個(gè)功能塊和怎樣劃分功能塊，這取決于對(duì)常用功能電路的熟悉程度和經(jīng)驗(yàn)。 2022/1/4 107 分析步驟 圖 49 功能塊組合邏輯電路分析流程圖 分析步驟 （ 1）劃分功能塊 （ 2）分析功能塊的邏輯功能 （ 3）分析整體邏輯電路的功能 邏輯電路圖 劃分功能塊 分析各塊功能 分析整體功能 2022/1/4 108 （ 1）劃分功能塊 首先根據(jù)電路的復(fù)雜程度和器件類(lèi)型，視情形將電路劃分為一個(gè)或多個(gè)邏輯功能塊。 2022/1/4 106 單元級(jí)組合邏輯電路的分析方法 MSI組合邏輯電路的分析：以中規(guī)模集成器件為核心的組合邏輯電路的分析。 2022/1/4 104 設(shè)計(jì)舉例： 用譯碼器設(shè)計(jì)組合邏輯電路 例：試用 3線(xiàn) 8線(xiàn)譯碼器 74LS138和適當(dāng)?shù)拈T(mén)電路構(gòu)成一個(gè) 1位二進(jìn)制全加器。 （ 2）根據(jù)真值表寫(xiě)出邏輯表達(dá)式 （ 3）邏輯表達(dá)式的變換，使其符合單元電路芯片的輸入、輸出要求。 2022/1/4 97 另外，如果門(mén)電路有兩個(gè)輸入變量 A、 B同時(shí)向相反方向變化（如 A由 0變 1， B由 1變0），由于信號(hào)到輸出端的路徑、門(mén)的延遲時(shí)間不同，也可能產(chǎn)生 0型或 1型冒險(xiǎn)（功能冒險(xiǎn)）。 ? 應(yīng)當(dāng)說(shuō)明；在輸入信號(hào)發(fā)生變化時(shí)，即使有延遲也并不一定會(huì)發(fā)生冒險(xiǎn)。 2022/1/4 95 在圖（ a）所示電路中，若變量 B=C=1，則在理想情況下，變量 A由 0變 1或由 1變 0時(shí)，輸出端應(yīng)為： 1AABAACF ????? 2022/1/4 96 即輸出應(yīng)維持 1不變。而后者則指在多個(gè)變量同時(shí)變化時(shí)，電路在瞬變過(guò)程中出現(xiàn)的短暫錯(cuò)誤輸出。我們稱(chēng)出現(xiàn)尖鋒的現(xiàn)象為邏輯電路的冒險(xiǎn)現(xiàn)象 . 2022/1/4 94 組合電路中的冒險(xiǎn)現(xiàn)象分為邏輯冒險(xiǎn)和功能冒險(xiǎn)。這使得設(shè)計(jì)出來(lái)的邏輯電路盡管正確無(wú)誤，工藝裝配也符合要求，但實(shí)際工作中卻可能出現(xiàn)錯(cuò)誤的輸出。 A B YAB YAB YA=B 0 0 0 0 1 0 1 0 1 0 1 0 1 0 0 1 1 0 0 1 2022/1/4 91 圖 49 74LS85的邏輯符號(hào) 如果要比較兩個(gè)多位二進(jìn)制數(shù) A和 B的大??？ 必須從高向低逐位進(jìn)行比較。 余 3碼＝ 8421BCD碼＋ 3(即 0011) 2022/1/4 90 數(shù)值比較器 數(shù)值比較器：能夠比較數(shù)字大小的電路。 2022/1/4 89 多位加法器除了可以實(shí)現(xiàn)加法運(yùn)算功能之外，還可以實(shí)現(xiàn)組合邏輯電路。 全加器可以實(shí)現(xiàn)兩個(gè)一位二進(jìn)制數(shù)的相加 ，要實(shí)現(xiàn)多位二進(jìn)制數(shù)的相加 ， 可選用多位加法器電路 。 全加器 能把本位兩個(gè)加數(shù) An 、 Bn 和來(lái)自低位的進(jìn)位 Cn1三者相加，得到求和結(jié)果 Sn 和該位的進(jìn)位信號(hào) Cn 。本節(jié)介紹實(shí)現(xiàn) 加法運(yùn)算 的邏輯電路。 可見(jiàn)該電路可實(shí)現(xiàn)檢測(cè) 8421BCD碼的邏輯功能 。 2022/1/4 82 （ 3）分析整體電路的邏輯功能 把圖 4－ 7電路看成一個(gè) 8選 1數(shù)據(jù)選擇器，可得出 例 47電路的功能表。 2022/1/4 81 圖 47 8選 1功能框圖 顯然，圖 4－ 6電路構(gòu)成了一個(gè) 8選 1數(shù)據(jù)選擇器，其輸出為 Z，地址輸入端為 X X1 、 X0。 解： 2022/1/4 80 圖 45電路的輸出端是 Z， Z=1Y+2Y；輸入端為 X X X X0。 （ 2）分析功能塊的功能 通過(guò)查 74LS153的功能表，知道它是一塊雙 4選1數(shù)據(jù)選擇器。試分析輸出 Z與輸入 X X X X0之間的邏輯關(guān)系。 2022/1/4 76 在八選一電路中，將 A、 B、 C從 A A A0 輸入，令 7653),( mmmmCBAF ????D3 = D5 =D6 =D7 =1 D0 = D1 =D2 =D4 =0 S＝ 0 F＝ Y 則可實(shí)現(xiàn)三變量多數(shù)表決電路，具體電路圖請(qǐng)讀者自行畫(huà)出。因?yàn)檫壿嫳磉_(dá)式中的各乘積項(xiàng)均為最小項(xiàng)，所以可以改寫(xiě)為 A B CCBABCACBAF ????7530),( mmmmCBAF ????根據(jù)八選一數(shù)據(jù)選擇器的功能，令 2022/1/4 73 具體電路見(jiàn)圖 44： 圖 44 例 45電路圖 D0 = D3 =D5 =D7 =1 D1 = D2 =D4 =D6 =0 S＝ 0 仿真 2022/1/4 74 A B C F 0 0 0 1 0 0 1 0 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 1 1 1 0 0 1 1 1 1 真值表對(duì)照法 注意變量 高低位順序！ 2022/1/4 75 例 46 試用八選一電路實(shí)現(xiàn)三變量多數(shù)表決電路。 2022/1/4 70 圖 43 用 74LS151構(gòu)成十六選一數(shù)據(jù)選擇器 擴(kuò)展位接 控制端 A3 =1時(shí)，片 Ⅰ 禁止，片 Ⅱ 工作 A3 =0時(shí)，片 Ⅰ 工作，片 Ⅱ 禁止 輸出需適當(dāng)處理（該例接或門(mén)） 仿真 2022/1/4 71 ? ?? )7~0(),( imCBAF i2． 實(shí)現(xiàn)組合邏輯函數(shù) 比較可知，表達(dá)式中都有最小項(xiàng) mi， 利用數(shù)據(jù)選擇器可以實(shí)現(xiàn)各種組合邏輯函數(shù)。 試回憶用兩片 3－ 8線(xiàn)譯碼器 74LS138實(shí)現(xiàn) 4－16線(xiàn)譯碼器的方法。 (1) 四選一數(shù)據(jù)選擇器的邏輯電路圖 圖 41 四選一數(shù)據(jù)選擇器電路 數(shù)據(jù)選擇器的工作原理 地址 輸入端 控制 輸入端 數(shù)據(jù) 輸入端 輸出端 )(),( 3322110001 DmDmDmDmSAAY ????2022/1/4 66 (2)四選一數(shù)據(jù)選擇器的功能表 表 41 四選一數(shù)據(jù)選擇器的功能表 輸 入 輸 出 S A1 A0 Y 0 0 1 0 0 D0 1 0 1 D1 1 1 0 D2 1 1 1 D3 ????3001 ),(iii DmSAAY)(),( 3322110001 DmDmDmDmSAAY