【正文】 系統(tǒng)調試包括硬件調試和軟件調試兩。最后介紹了Nios II嵌入式處理器的軟件開發(fā)工具Nios II IDE的主要功能。 本章小結本章對FPGA開發(fā)過程中涉及到的相關技術進行了詳細的闡述，包括Nios II處理器的結構、SOPC技術簡介及其開發(fā)流程、Quartus II集成開發(fā)環(huán)境的結構以及開發(fā)流程、SOPC Builder的功能特點。調試器：調試器除了提供基本的調試功能，如：運行控制、調用堆棧查看、軟件斷點、反匯編代碼查看，調式信息查看、指令集仿真器， 還有一些在低成本處理器開發(fā)套件中不太常用的高級調試功能，如：硬件斷點調試ROM或者閃存中的程序、數(shù)據(jù)觸發(fā)以及指令跟蹤。因此閃存編程器提供了一個很有效的閃存編程方法。工程管理器用于管理工程任務，可以對多個工程任務進行管理，從而加快了嵌入式應用程序的開發(fā)效率。只要軟件開發(fā)用戶手中有一臺電腦、Altera公司的FPGA芯片、JTAG下載電纜或者USB線就能夠完成Nios II處理器系統(tǒng)的程序開發(fā)任務。 Nios II 集成開發(fā)環(huán)境（IDE）Nios II集成開發(fā)環(huán)境（IDE）是Nios II系列嵌入式處理器的軟件開發(fā)工具，具有硬件在線調試功能。管腳分配好了以后還需要對工程進行相應的配置工作。圖4. PLL模塊原理圖接下來添加一些輸入輸出引腳，在頂層模塊中將相應的引腳連接好，類似于PCB中的接線工作。 接下來完成cfi_flash與三態(tài)橋的連接，雙擊CPU完成Reset Vector和Exceptioni Vector的設置，將FLASH地址進行鎖定，保證FLASH起始地址為0x00000000，因為FLASH使系統(tǒng)重啟后的起始位置，這樣做的好處是有利于操作，接下來設置自動分配地址和中斷，最后就可以編譯了，編譯成功后，退出SOPC Builder回到Quartus II界面。I/O口可以配置為輸入、輸出和三態(tài)，還可以用來檢測電平事件和邊沿事件。每個Avalon接口的PIO內核可提供32個I/O端口且端口數(shù)可設置，用戶可添加一個或者多個PIO內核。用戶可以使用HAL層提供的API函數(shù)對JTAG UART進行操作。建立JTAG UART，JTAG UART是實現(xiàn)PC和Nios II系統(tǒng)間的串行通信接口，JTAG UART常取代RS232通信設備，用于字符的輸入和輸出。該標識符會被寫入system id寄存器中，供編譯器和用戶辨別所運行的程序是否與目標系統(tǒng)匹配。建立SYSTEM ID。Reference Designator(Chip label)設置是一個下拉列表框，該下拉列表框映射當前Flash元件到目標板上的參考指示符，該下拉列表框僅在目標板上有多個Flash芯片時使能，本系統(tǒng)中只有一個Flash芯片，所以不需要使能。Size設置指定Flash器件的地址總線寬度和數(shù)據(jù)總線寬度。如果Presets下拉列表框中包含目標板上的Flash芯片，那么只要選中該芯片，整個CFI控制器設置就完成了。Presets下拉列表框中可以選擇許多預設好的CFI Flash。因此，用戶不需要寫任何代碼就可以訪問遵循CFI接口規(guī)范的Flash器件。接下來建立Flash Memory Interface(CFI)模塊，對于Nios II處理器，Altera為CFI控制器提供硬件抽象層（HAL）驅動程序。SDRAM控制器配置向導中有兩個選項卡，Memory Profile和Timing，為了使用方便，Presets下拉列表中提供幾個預定義的SDRAM配置，如果實際使用的SDRAM芯片型號與列表中的一致，則可直接選用而不用對其它選項進行配置，如果實際使用的SDRAM芯片與列表中的不相同，則需要根據(jù)所用的SDRAM芯片技術手冊的參數(shù)進行設置。Nios II/f占資源最多，功能也最多，速度就快，在這里選擇Nios II/f，這里的Reset Vector是復位后啟動時的Memory類型和偏移量，Exception Vector是異常情況時的Memory類型和偏移量，需要在設置好SDRAM和FLASH后才能進行設置，然后在JTAG Debug Module選項卡中選中Level 1，這樣就可以利用JTAG口在線進行調試，而且不占用太多的FPGA邏輯資源，這時Nios II Processor就建立完成了。接下來打開SOPC Builder構建Nios II軟核，這里提供了三種類型，Nios II/e占用資源最少600800Les，功能也最簡單，速度最慢。所以FPGA內部邏輯資源的設計過程就是如何使用Quartus II和SOPC Builder開發(fā)FPGA芯片的過程。（5）用戶可以方便的在FPGA芯片上驗證他們的設計方案，并且可以重復修改方案，風險低。（3）沒有非重復性工程費用。用戶使用SOPC Builder開發(fā)FPGA的時候具備以下優(yōu)勢：（1）在邏輯容量、存儲器和DSP塊，以及專用I/O標準上具有靈活性。即使有時候硬件發(fā)生了改變，SOPC Builder可以自動地幫助用戶處理硬件潛在的變化性，即哪個外設變化了，那么它對應的頭文件也會被SOPC Builder自動更新，SOPC Builder還會為系統(tǒng)中使用的外設生成定制的C和匯編函數(shù)庫[13]。同事產(chǎn)生可仿真的寄存器傳輸級（RTL）描述以及系統(tǒng)的測試平臺。SOPC Builder的功能特點：1 有好的圖形用戶界面：用戶可以利用友好的圖形界面更加方便快捷的定義和連接系統(tǒng)。SOPC Builder可以將這些組件模塊組合起來，生成整體的系統(tǒng)模塊，并自動生成總線邏輯。SOPC Builder為建立SOPC設計提供了可靠快捷的圖形環(huán)境。這些組件一部分是Altera公司自己開發(fā)的，一部分是從其他公司購買來的IP核；用戶還可以根據(jù)系統(tǒng)的實際需求自己定制SOPC Builder組件。SOPC Builder提供了一個用于組建模塊級和組件級系統(tǒng)的平臺。SOPC Builder可以幫助用戶把一系列的組件裝備在一起，從而開發(fā)人員可以將工作的重心放在系統(tǒng)級的要求上。用戶可以量身定制處理器模塊和參數(shù)，還可以添加所需的IP核外圍電路，如鎖相環(huán)、I/O口、存儲器控制器等模塊。 SOPC Builder簡介為了加快可編程邏輯器件的嵌入式處理器相關設計，Altera公司推出SOPC Builder。在線調試：Quartus II提供了多種不同的在線調試方法，在線調試是指協(xié)助或不借助于外部工具的FPGA板級調試。時序分析功能：Quartus II允許用戶分析設計中所有邏輯性能，并協(xié)助引導布線器滿足設計中的時序分析要求。Quartus II主要功能如下：設計輸入：在Quartus II里有編輯器，模塊化編譯器，模塊分析設計文件可以使用Quartus II仿真器進行設計的功能和時序仿真。 Quartus II的開發(fā)流程Quartus II軟件的用戶在設計的每個階段都可以使用Quartus II圖形用戶界面和EDA工具或者命令行界面。Quartus II軟件提供了PLD設計輸入、編譯、綜合、布局和布線、驗證和方針等PLD的開發(fā)功能，包括可編程邏輯器件設計階段的所有解決方案。 II、SOPC Builder、Nios II IDE三者之間的關系。SOPC Builder可以有效地簡化建立高性能SOPC的設計任務，實現(xiàn)系統(tǒng)定義和集成自動化。系統(tǒng)級的設計流程使工程師可以在更高層次上抽象系統(tǒng)，快速地設計和評估SOPC體系結構和設計。（7）基于向導的總線結構。（5）分離的地址，數(shù)據(jù)和控制線。（3）多主設備的總線結構。為了易于利用SOPC Builder軟件自動生成系統(tǒng)，Avalon總線還提供以下幾個功能：（1）同步接口。（3）地址，數(shù)據(jù)和控制信號使用分離的專用端口，這樣可以簡化外設的設計工作量。因此，不需要復雜的異步握手/確認信號。哪個信號驅動哪個外設由Avalon內部的多路復用器決定。Avalon總線由可編程邏輯器件的內部邏輯和布線資源組成。（2）仲裁的細節(jié)內嵌于到Avalon總線內部。Avalon總線上，主設備和從設備之間的相互作用是基于一種被稱為“從端仲裁”的技術，從端仲裁決定了當有多個主設備在同一時刻嘗試連接同一個主設備的時候，哪個主設備獲得設備的訪問權。當一次事務處理完成后，總線可以迅速地在下一個時鐘到來的時候在相同的主從設備之間或其他的主從設備之間開始新的事物。其基本設計目標是：（1）簡便：提供簡單易學的協(xié)議。除了上面的一些功能和特點外，SOPC還需要關注設計的復用性，IP核的可移植性，嵌入式處理器內核與內存和周邊設備交互的方便性，從公共設計平臺創(chuàng)建產(chǎn)品的定制化能力，仿真和驗證的可靠性等問題， Avalon總線Avalon總線結構是Altera公司開發(fā)的，用于將處理器和周邊設備連接成SOPC系統(tǒng)的一種總線結構，規(guī)定了主/從設備的端口連接方式和通信時序關系。（6）單芯片、低功耗、微封裝。（4）至少含有一個嵌入式處理器內核。（2）豐富的IP Core資源可供選擇。Altera器件將多種處理功能集成在一個FPGA器件中，例如：嵌入式存儲器、嵌入式乘法器、嵌入式處理器、高速I/O緩沖器、外置存儲器接口和實現(xiàn)數(shù)字信號處理器（DSP）功能等。Nios II/f型處理器內核性能：性能：DMIPS/MHz 最大DMIPS 218最高工作頻率/MHz 185流水線階數(shù) 6最大尺寸/LE（邏輯資源） 1800外部尋址空間/GB 2數(shù)據(jù)總線：高速緩存 512B~64KB 存儲器流水線訪問 無 緊耦合存儲器 可選指令總線：高速緩存 512B~64KB 存儲器流水線訪問 可選 緊耦合存儲器 可選分支預測 動態(tài) 算術邏輯單元：硬件乘法器 1周期 移位器 1周期barrel移位器硬件觸發(fā)器 可選JTAG調試模塊：JTAG接口、運行控制、 軟件斷點支持 是 硬件斷點支持 是 片外跟蹤緩沖區(qū)支持 是異常處理：集成中斷控制器 是定制指令支持 256用戶模式支持 否，都在超級模式 SOPC技術SOPC（System On Programmable Chip）即可編程片上系統(tǒng)，就是利用FPGA的方法實現(xiàn)系統(tǒng)級芯片設計的功能，是Altera公司最早提出來的一種靈活、高效的片上系統(tǒng)(System on chip, SOC)解決方案。 Nios II簡介Altera公司推出自己的32位嵌入式精簡指令集CPU—Nios II，Nios II是一個基于流水線設計的通用RISC微處理器，擁有六級流水線和指令與數(shù)據(jù)內存分開的哈佛結構[12]，Nios II處理器具有超過200DMIP的性能，與Nios相比處理性能有了大幅度的提升，而內核部分的面積最大可縮小1/2。綜上，本系統(tǒng)中數(shù)據(jù)解算模塊的硬件設計部分的主要工作即如何對FPGA芯片內部邏輯資源進行配置的過程。數(shù)據(jù)解算模塊采用SOPC技術，使用Quartus II和SOPC Builder將Nios II處理器和外圍設備控制器（SDRAM控制器、CFI控制器）及I/O等嵌入在FPGA內部邏輯資源中。 本章小結本章詳細的敘述了導航計算機的數(shù)據(jù)采集模塊的硬件設計方案以及微控制器STM32的集成開發(fā)環(huán)境RealView MDK，硬件設計包括加速度計的硬件連接介紹、加速度計前端調理電路設計、A/D轉換芯片工作模式設計以及管腳連接設計、基于雙口RAM的雙CPU實時通訊電路的解決方案和采集模塊中電源的設計。其中輸出窗口用于顯示編輯信息、搜索結果以及調試命令交互等；內存窗口可以不同格式來顯示內存中的內容；觀測窗口用于觀察、修改程序中的變量以及當前的函數(shù)調用關系；對話框幫助設計者查看片上外設接口的工作狀態(tài)；設計者還可以通過菜單欄和工具欄實現(xiàn)快速的操作命令；工程工作區(qū)用于文件管理、寄存器調試、函數(shù)管理、手冊管理等[11]。Vision 有編譯和調試2種工作模式，2種模式下設計人員都可查看并修改源文件。 Vision IDEVision IDE是一個基于窗口的軟件開發(fā)平臺，它集成了功能強大的編輯器、工程管理器以及make工具。MDK集成了Flash編程模塊。MDK提供高效的性能分析工具。MDK提供啟動代碼生成向導，可以提高開發(fā)效率。固件庫是由ST公司提供，免去了開發(fā)者相當多的煩瑣工作，讓開發(fā)者把主要精力放在編程方面，提高了開發(fā)效率。MDK作為完全支持CortexM3處理器開發(fā)的企業(yè)級開發(fā)工具之一，內含內含完整的數(shù)據(jù)手冊以及STM32F10x系列處理器片上外圍接口固件庫。MDK包括RealView編譯器和Vision集成開發(fā)環(huán)境，可作為ARMARM9和Cortex3核處理器的集成開發(fā)環(huán)境，可以自動配置啟動代碼，集成強大的Simulation設備模擬，F(xiàn)l