電子信息工程專業(yè)論文-基于dsp的hfc反向通道噪聲頻譜監(jiān)測系統(tǒng)設(shè)計(參考版)
2025-01-20 02:55本頁面
【正文】 其次，各位同學(xué)在課程設(shè)計過程中提供了和諧團結(jié)、輕松有愛的氛圍，能讓我坦然面對各種壓力，最終完成本設(shè)計。本設(shè)計的順利完成，和某些人是分不開的。實時信號頻譜監(jiān)測系統(tǒng)與基于瞬態(tài)開關(guān)的噪聲抑制系統(tǒng)組成了一套新的HFC反向通道噪聲監(jiān)測和抑制方案，調(diào)用DSP的噪聲提取算法模塊，實時監(jiān)測HFC反向通道的噪聲，并利用噪聲抑制系統(tǒng)控制HFC上行的匯聚支路數(shù)，減少上行噪聲的匯聚?？偨Y(jié)與致謝 本文主要對HFC網(wǎng)反向通道中的噪聲匯聚和侵入干擾，設(shè)計了一種基于DSP和以太網(wǎng)的實時信號頻譜監(jiān)測系統(tǒng)。上位機軟件設(shè)計，使用高級程序語言如VC++、Java等，首先進行本軟件系統(tǒng)總體設(shè)計，由于本軟件是以圖形顯示處理結(jié)果，因此設(shè)計良好的用戶界面。DSP軟件設(shè)計部分，主要利用CSL，首先對芯片內(nèi)部資源初始化，包括電源、時鐘、EMIF、HPI等；其次，進行對FPGA傳送來的數(shù)據(jù)進行高速運算，得出初步結(jié)果，最后通過HPI接口傳送至ARM芯片。特別注意，DSP 片內(nèi) PLL 提供獨立的供電引腳 PLLV，對其要進行必要的濾波。DSP 板卡的時鐘采用 25MHz 的有源晶振，經(jīng) CY22381 編程輸出三種信號源：100MHz、25MHz 和 50MHz。DSP 數(shù)據(jù)處理板卡利用一個電源芯片TPS54310 輸出內(nèi)核電源 ，同時驅(qū)動一個線性穩(wěn)壓模塊 TPS75733 輸出 I/O 口電源 ，設(shè)計一個低噪聲的時鐘，保證ＡＤＣ工作的性能至關(guān)重要。但是從系統(tǒng)設(shè)計的角度出發(fā)，考慮總線競爭的問題，需要設(shè)計提供先后供電的兩套供電系統(tǒng)：在加電過程，保證內(nèi)核電源先于 I/O 口上電，關(guān)閉電源時，保證內(nèi)核電源后于 I/O口關(guān)閉。DSP 芯片需要兩種電源，分別為 CPU 核（CVDD）和周邊的 I/O 口（DVDD）供電。由于 S3C4510B 片內(nèi)已有帶 MII 接口的 MAC 控制器，而 RTL8201BL 也提供了 MII 接口，各種信號的定義也很明確，因此 RTL8201BL 與 S3C4510B 的電路連接圖如下圖所示。 因此，S3C4510B 只要外接一片物理層芯片就可以提供以太網(wǎng)的接入通道。MAC 層由發(fā)送模塊、接收模塊、流控模塊、以及 MAC 控制（命令）寄存器與狀態(tài)寄存器構(gòu)成。３．５ DSP與ARM的數(shù)據(jù)通信模塊 DSP處理完的數(shù)據(jù)由ARM負責通過以太網(wǎng)傳輸?shù)絇C機，進行歷史數(shù)據(jù)的保存及實時頻譜顯示和分析，并且通過PC機上的軟件進行噪聲抑制和系統(tǒng)的遠程控制。由于系統(tǒng)采集和處理的數(shù)據(jù)量大，DSP片內(nèi)存儲空間不能滿足這個要求，所以需要大的程序存儲空間臨時存放數(shù)據(jù)，系統(tǒng)中采用大容量的SDRAM對系統(tǒng)的存儲空間進行擴展。參照圖EMIF的接口信號圖，給出 DSP 與 FLASH 的電路連接圖如下圖所示：３．４．２外擴ＳＤＲＡＭ系統(tǒng)要求的頻率分辨率為30kHz，DSP應(yīng)處理8192點時域數(shù)據(jù)，并得到8192點頻域數(shù)據(jù)，為滿足上機位顯示需求，傳輸2048個時域數(shù)據(jù)和2048個頻域數(shù)據(jù)。盡管用戶代碼在一段時間相對是固定的，但是如果直接將其寫到內(nèi)部 RAM 中去的話，一方面受容量以及價格的限制，另一方面則在系統(tǒng)代碼上顯得不是很靈活方便。在 DSP 系統(tǒng)中通常用FLASH 存儲器保存程序，并且在上電或復(fù)位時再將存儲在 FLASH 中的程序搬移到 DSP 片內(nèi)的 RAM 中全速運行。同樣，讀操作以后，讀指針指向下一個要讀出的數(shù)據(jù)存儲單元地址。復(fù)位時，兩個指針指向相同或不同的存儲單元地址(這根據(jù)設(shè)計需要來規(guī)定)?；赗AM結(jié)構(gòu)的FIFO不必像原先移位寄存器結(jié)構(gòu)那樣，移出數(shù)據(jù)必須要依次通過每個寄存器，而是使用兩個指針尋址的循環(huán)順序存儲方式。因為基于RAM結(jié)構(gòu)可以設(shè)計高容量，高速及高吞吐率的FIFO。與使用雙口 RAM 作為數(shù)據(jù)緩存相比，F(xiàn)IFO 存儲器由于沒有地址總線，不會產(chǎn)生地址沖突，接口電路更為簡潔且不占用系統(tǒng)地址資源。FIFO 恰好架起了 DSP與 ADC 之間的一座橋梁，F(xiàn)IFO 能緩存大量的數(shù)據(jù)，進一步提高了 ADC 和 DSP 的數(shù)據(jù)傳輸效率。為了保證 ADC 工作的穩(wěn)定性和轉(zhuǎn)換精度，設(shè)計 ADC 總是一直在在進行數(shù)據(jù)輸出，因此輸出無高阻狀態(tài)。 綜上所述選用
公司管理相關(guān)推薦
鄂ICP備17016276號-1