【正文】 此外更重要的用途 是它的第二功能： 圖表 19： P3 口第二功能 33 MCS51 系列單片機指令系統(tǒng)表 數(shù)據(jù)傳送類指令 序 助記符 功 能 字節(jié)數(shù) 振蕩周期 1 MOV A,Rn 寄存器內(nèi)容送入累加器 1 12 2 MOV A,direct 直接地址單元中的數(shù)據(jù)送入累加器 2 12 3 MOV A,Ri 間接 RAM 中的數(shù)據(jù)送入累加器 1 12 4 MOV A,tata 立即數(shù)送入累加器 2 12 5 MOV Rn,A 累加器內(nèi)容送入寄存器 1 12 6 MOV Rn,direct 直接地址單元中的數(shù)據(jù)送入寄存器 2 24 7 MOV Rn,data 立即數(shù)送入寄存器 2 12 8 MOV direct,A 累加器內(nèi)容送入直接地址單元 2 12 9 MOV direct,Rn 寄存器內(nèi)容送入直接地址單元 2 24 10 MOV direct,direct 直接地址單元中的數(shù)據(jù)送入另一個直接地址單元 3 24 11 MOV direct,Ri 間接 RAM 中的數(shù)據(jù)送入直接地址單元 2 24 12 MOV direct,data 立即數(shù)送入直接地址單元 3 24 13 MOV Ri,A 累加器內(nèi)容送間接 RAM 單元 1 12 14 MOV Ri,direct 直接地址單元數(shù)據(jù)送入間接 RAM 單元 2 24 15 MOV RI,data 立即數(shù)送入間接 RAM 單元 2 12 16 MOV DRTR,dat16 16 位立即數(shù)送入地址寄存器 3 24 17 MOVC A,A+DPTR 以 DPTR為基地址變址尋址單元中的數(shù)據(jù)送入累加器 1 24 18 MOVC A,A+PC 以 PC 為基地址變址尋址單元中的數(shù)據(jù)送入累加器 1 24 19 MOVX A,Ri 外部 RAM（ 8 位地址）送入累加器 1 24 20 MOVX A,DPTR 外部 RAM（ 16 位地址）送入累加器 1 24 21 MOVX Ri,A 累計器送外部 RAM（ 8 位地址） 1 24 22 MOVX DPTR,A 累計器送外部 RAM（ 16 位地址） 1 24 23 PUSH direct 直接地址單元中的數(shù)據(jù)壓入堆棧 2 24 24 POP direct 彈棧 送直接地址單元 2 24 25 XCH A,Rn 寄存器與累加器交換 1 12 26 XCH A,direct 直接地址單元與累加器交換 2 12 27 XCH A,Ri 間接 RAM 與累加器交換 1 12 28 XCHD A,Ri 間接 RAM 的低半字節(jié)與累加器交換 1 12 布爾變量操作類指令 序 助記符 功 字節(jié) 振蕩周 34 能 數(shù) 期 1 CLR C 清進位位 1 12 2 CLR bit 清 直接地址位 2 12 3 SETB C 置進位位 1 12 4 SETB bit 置直接地址位 2 12 5 CPL C 進位位求反 1 12 6 CPL bit 置直接地址位求反 2 12 7 ANL C,bit 進位位和直接地址位相 “與 ” 2 24 8 ANL C,bit 進位位和直接地址位的反碼相 “與 ” 2 24 9 ORL C,bit 進位位和直接地址位相 “或 ” 2 24 10 ORL C,bit 進位位和直接地址位的反碼相 “或 ” 2 24 11 MOV C,bit 直接地址位送入 進位位 2 12 12 MOV bit,C 進位位送入直接地址位 2 24 13 JC rel 進位位為 1 則轉(zhuǎn)移 2 24 14 JNC rel 進位位為 0 則轉(zhuǎn)移 2 24 15 JB bit,rel 直接地址位為 1 則轉(zhuǎn)移 3 24 16 JNB bit,rel 直接地址位為 0 則轉(zhuǎn)移 3 24 17 JBC bit,rel 直接地址位為 1 則轉(zhuǎn)移，該位清零 3 24 邏輯操作數(shù)指令 序 助記符 功 能 字節(jié)數(shù) 振蕩周期 1 ANL A,Rn 累加器與寄存器相 “與 ” 1 12 2 ANL A,direct 累加器與直接地址單元相 “與 ” 2 12 3 ANL A,Ri 累加器與間接 RAM 單元相 “與 ” 1 12 4 ANL A,data 累加器與立即數(shù)相 “與 ” 2 12 5 ANL direct,A 直接地址單元與累加器相 “與 ” 2 12 6 ANL direct,data 直接地址單元與立即數(shù)相 “與 ” 3 24 7 ORL A,Rn 累加器與寄存器相 “或 ” 1 12 8 ORL A,direct 累加器與直接地址單元相 “或 ” 2 12 9 ORL A,Ri 累加器與間接 RAM 單元單元相 “或 ” 1 12 10 ORL A,data 累加器與立即數(shù)相 “或 ” 2 12 11 ORL direct,A 直接地址單元與累加器相 “或 ” 2 12 12 ORL direct,data 直接地址單元與立即數(shù)相 “或 ” 3 24 13 XRL A,Rn 累加器與寄存器相 “異或 ” 1 12 14 XRL A,direct 累加器與直接地址單元相 “異或 ” 2 12 35 15 XRL A,Ri 累加器與間接 RAM 單元單元相 “異或 ” 1 12 16 XRL A,data 累加器與立即數(shù)相 “異或 ” 2 12 17 XRL direct,A 直接地址單元與累加器相 “異或 ” 2 12 18 XRL direct,data 直接地址單元與立即數(shù)相 “異或 ” 3 24 19 CLR A 累加器清 “0” 1 12 20 CPL A 累加器求反 1 12 21 RL A 累加器循環(huán)左移 1 12 22 RLC A 累加器帶進位位循環(huán)左移 1 12 23 RR A 累 加器循環(huán)右移 1 12 24 RRC A 累加器帶進位位循環(huán)右移 1 12 25 SWAP A 累加器半字節(jié)交換 1 12 控制轉(zhuǎn)移類指令 序 助記符 功 能 字節(jié)數(shù) 振蕩周期 1 ACALL addr11 絕對（短）調(diào)用子程序 2 24 2 LCALL addr16 長調(diào)用子程序 3 24 3 RET 子程序返回 1 24 4 RETI 中數(shù)返回 1 24 5 AJMP addr11 絕 對（短）轉(zhuǎn)移 2 24 6 LJMP addr16 長轉(zhuǎn)移 3 24 7 SJMP rel 相對轉(zhuǎn)移 2 24 8 JMP A+DPTR 相對于 DPTR 的間接轉(zhuǎn)移 1 24 9 JZ rel 累加器為零轉(zhuǎn)移 2 24 10 CJNE rel 累加器非零轉(zhuǎn)移 2 24 11 CJNE A,direct,rel 累加器與直接地址單元比較，不相等則轉(zhuǎn)移 3 24 12 CJNE A,data,rel 累加器與立即數(shù)比較，不相等則轉(zhuǎn)移 3 24 13 CJNE Rn,data,rel 寄存器與 立即數(shù)比較，不相等則轉(zhuǎn)移 3 24 14 CJNE Ri,data,rel 間接 RAM 單元與立即數(shù)比較，不相等則轉(zhuǎn)移 3 24 15 DJNZ Rn,rel 寄存器減 1，非零轉(zhuǎn)移 3 24 16 DJNZ direct,erl 直接地址單元減 1，非零轉(zhuǎn)移 3 24 17 NOP 空操作 1 12 算術(shù)操作類指令 1 ADD A,Rn 寄存器內(nèi)容加到累加器 1 12 2 ADD A,direct 直接地址單元的內(nèi)容加到累加器 2 12 36 3 ADD A,Ri 間接 ROM 的內(nèi)容加到累加器 1 12 4 ADD A,data 立即數(shù)加到累加器 2 12 5 ADDC A,Rn 寄存器內(nèi)容帶進位加到累加器 1 12 6 ADDC A,direct 直接地址單元的內(nèi)容帶進位加到累加器 2 12 7 ADDC A,Ri 間接 ROM 的內(nèi)容帶進位加到累加器 1 12 8 ADDC A,data 立即數(shù)帶進位加到累加器 2 12 9 SUBB A,Rn 累加器帶借位減寄存器內(nèi)容 1 12 10 SUBB A,direct 累加器帶借位減直接地址單 元的內(nèi)容 2 12 11 SUBB A,Ri 累加器帶借位減間接 RAM 中的內(nèi)容 1 12 12 SUBB A,data 累加器帶借位減立即數(shù) 2 12 13 INC A 累加器加 1 1 12 14 INC Rn 寄存器加 1 1 12 15 INC direct 直接地址單元加 1 2 12 16 INC Ri 間接 RAM 單元加 1 1 12 17 DEC A 累加器減 1 1 12 18 DEC Rn 寄存器減 1 1 12 19 DEC direct 直接地址單元減 1 2 12 20 DEC Rj 間接 RAM 單元減 1 1 12 21 INC DPTR 地址寄存器 DPTR 加 1 1 24 22 MUL AB A 乘以 B 1 48 23 DIV AB A 除以 B 1 48 24 DA A 累加器十進制調(diào)整 。此時可作輸入口，作輸入口使用時，因為內(nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流。 P3 口的輸出緩沖級可以驅(qū)動（吸收或輸入電流） 4 個 TTL 邏輯門電路。 32 的校驗時， P2 口也接收高位地址和其它控制信號。在訪問 8 位地址的數(shù)據(jù)存儲器時， P2 口線上的內(nèi)容，在整個訪問期間不改變。此時可作輸入口，作輸入口使用時，因為內(nèi)部存在上拉電阻，某個引腳被外部信號拉低時會輸出一個電流。 P2 口的輸出緩沖級可以驅(qū)動（吸收或輸入電流） 4 個 TTL 邏輯門電路。 Flash 編程和程序校驗期間， P1 接收低 8 位地址。對端口寫“ 1”，通過內(nèi)部上拉電阻把端口 拉到高電平。 2[2] P1 口 P1 口是一個內(nèi)部上拉電阻的 8 位雙向 I/O 口。在訪問外部數(shù)據(jù)存儲器或程序存儲器時，這組口線從那時起轉(zhuǎn)換地址（低 8 位）和數(shù)據(jù)總線復(fù)用，在訪問期間激活內(nèi)部上拉電阻。 4 4 各雙向功能口： P0 口 P0 口是一組 8 位漏極開 路型雙向 I/O 口，即地址數(shù)據(jù)總線復(fù)用口。 當(dāng) EA 保持高電平時，（接 VCC）時， CPU 將執(zhí)行內(nèi)部程序存儲器的程序。 EA 外部訪問允許端。當(dāng) AT89C51 由外部程序存儲器讀指令或常數(shù)時，每個機器周期 PSEN 有效（即輸出兩個脈沖）。然而要注意的是：每當(dāng)訪問外部數(shù)據(jù)存儲器時，將跳過一個 ALE 脈沖。即使不訪問外部存儲器， ALE 端仍以不變的頻率（此頻率為振蕩頻率的 1/6）周期性的出現(xiàn)正脈沖信號。當(dāng)振蕩器運行時，在該引腳上出現(xiàn)兩個機器周期以上的高電平將使單片機復(fù)位。 3 3 控制或與其它電源復(fù)用引腳。 XTAL2 接外部晶振的另一個引腳。 .在單片機內(nèi)部 ,它是構(gòu)成片內(nèi)振蕩器的反向輸入端。延遲５秒 *6=30 秒 TS29: LCALL DISPLAY DJNZ R7, TS29 DJNZ R6, TS28 CLR LJMP OVER 。間隙脫水 30 秒 TS31: SETB LCALL DELAY4S CLR LCALL DELAY3S DJNZ R7, TS31 SETB 。排水 LCALL OUTWATER MOV A, 06D LCALL CALUTIME ?？焖傧礈?15 秒 MOV R7, 11D QXIDI2: SETB LCALL DELAY320MS CLR LCALL DELAY320MS SETB LCALL DELAY320MS CLR LCALL DELAY320MS DJNZ R7, QXIDI2 PROC8: SETB 。洗滌 2