【正文】 Thanavijitpun, C. 。最后，感謝和我共度大學(xué)美好時(shí)光的2014屆電子科學(xué)與技術(shù)專業(yè)的同學(xué)們，感謝電子工程系的所有授課老師，感謝在背后支持我的親人和朋友。王老師不僅細(xì)心解答我們畢設(shè)中遇到的問題，還時(shí)常敦促我們的畢設(shè)進(jìn)度，畢業(yè)設(shè)計(jì)能夠圓滿完成，離不開王老師的悉心教誨?？偸窃诩磳⑹サ臅r(shí)候才后悔曾今的不珍惜，面對白紙黑字，總覺得些許惆悵。致 謝光陰的流逝是客觀的，每一分，每一秒，不緊不慢，然而它卻常常被我忽略。相當(dāng)長的時(shí)間內(nèi)，AES走在數(shù)據(jù)攻擊的前面，其先進(jìn)性是毋庸置疑的，本課題中對AES加密算法的挖掘也只是涉及皮毛而已，有關(guān)于加密算法相關(guān)知識還需要花大量的時(shí)間及精力去學(xué)習(xí)，只有深刻領(lǐng)會其本質(zhì)，才能脫離固有的模式，設(shè)計(jì)出更安全，更優(yōu)秀的加密電路。 展望 加密、破解這兩者就好似彈與甲一樣，兩者相互對立，并在相互競爭中螺旋上升。然后用Verilog HDL語言分別對其進(jìn)行描述，并通過Modelsim 仿真工具完成仿真驗(yàn)證。本課題主要研究內(nèi)容如下：對密碼學(xué)理論的發(fā)展歷史及現(xiàn)狀進(jìn)行介紹，并分析了相關(guān)的應(yīng)用領(lǐng)域，對現(xiàn)今市場上的AES加密標(biāo)準(zhǔn)做了研究，分析了軟、硬件實(shí)現(xiàn)的優(yōu)缺點(diǎn)，在此基礎(chǔ)上確定了用ASIC方式實(shí)現(xiàn)AES加密電路。在這個背景下，本課題選擇了對現(xiàn)今最高級的AES加密算法進(jìn)行研究。圖48 Astro生成的版圖第5章 總結(jié)與展望 全文總結(jié)隨著技術(shù)的發(fā)展，計(jì)算機(jī)的處理速度飆升，網(wǎng)絡(luò)數(shù)據(jù)的交換成倍增長，電子商務(wù)也逐漸普及。圖41 DC綜合后門級電路圖圖42 AES門級電路1圖43 AES門級電路2圖44 AES門級電路3如圖4447所示，為DC過程生成的報(bào)告。應(yīng)用Synopsys公司開發(fā)的后端設(shè)計(jì)工具Astro可以完成布局布線的設(shè)計(jì)，同時(shí)Astro還具有時(shí)序優(yōu)化的功能，可以再一次流程中使設(shè)計(jì)電路達(dá)到預(yù)設(shè)的指標(biāo)。 綜合和布局布線 過程概述，.，然后利用Astro進(jìn)行版圖的生成。它能夠滿足5千萬門級、時(shí)鐘頻率達(dá)到GHz等技術(shù)需求。 在使用synopsys DC進(jìn)行綜合時(shí)，工藝庫，目標(biāo)庫，標(biāo)志庫等參數(shù)是必不可少的，DC工具在工作時(shí)就是根據(jù)這些參數(shù)來確定所使用的相關(guān)算法及優(yōu)化方案的。優(yōu)化：綜合器根據(jù)外部施加的一定條件（包括時(shí)序和電路面積的限制等），按照預(yù)定的算法對轉(zhuǎn)譯的結(jié)果進(jìn)行邏輯優(yōu)化。綜合過程包括轉(zhuǎn)譯（Translation）、優(yōu)化(Opitimization)和映射(Mapping)這三個步驟。Testbench模塊仿真波形如圖315所示。000100001010011clkresetstart_ilast_key_i[127...0]round_i[3...0]sbox_data_i[7...0]ready_osbox_access_osbox_data_o[7...0]sbox_decrypt_onew_key_o[127...0] 圖311 keysched模塊狀態(tài)機(jī) 圖312 keysched模塊外部接口圖313 keysched模塊仿真波形 加密模塊Testbench設(shè)計(jì)該模塊的目的就是驗(yàn)證在給予AES加密模塊相同的明文、完全一致的密鑰時(shí)，輸出結(jié)果是否相同。相比較而言非并行擴(kuò)展就不存在這樣的問題，所以，本課題采用的是非并行擴(kuò)展方案。這兩種密鑰擴(kuò)展方案理論上都是可行的，然而并行擴(kuò)展密鑰在解密過程中的第一個子密鑰是加密過程中最后一輪的子密鑰，因此，解密過程就必須要在這一輪加密結(jié)束后才能開始。并行擴(kuò)展：輪運(yùn)算與子密鑰的生成是同步的，即每一輪輪運(yùn)算開始的同時(shí)，下一輪運(yùn)算所需要的子密鑰也相應(yīng)地產(chǎn)生了。在AES算法中，初始密鑰通過密鑰擴(kuò)展模塊進(jìn)行變換，從而產(chǎn)生每一輪加密運(yùn)算中所需要的輪密碼。列混合變換過程及外部接口分別如圖339所示，Mixcolumns模塊仿真波形如圖310所示。因此，列混合變換實(shí)際就是對字變換和字節(jié)變換的調(diào)用。SBoxSr,sS’r,sS0,0S0,1S0,2S0,3S1,0S1,1S1,2S1,3S2,0S2,1S2,2S2,3S3,0S3,1S3,2S3,3S’0,0S’0,1S’0,2S’0,3S’1,0S’1,1S’1,2S’1,3S’2,0S’2,1S’2,2S’2,3S’3,0S’3,1S’3,2S’3,3圖34 位變換過程示意圖clkresetstart_idata_i[127...0]decrypt_isbox_data_i[7...0]ready_odata_o[127...0]sbox_data_o[7...0]sbox_decrypt_o圖35 位變換模塊外部接口圖36 位變換模塊仿真波形圖37 S盒模塊（Sbox）仿真波形 列混合變換模塊設(shè)計(jì)MixColumnsMixColumns變換是一個實(shí)現(xiàn)狀態(tài)數(shù)組逐列進(jìn)行變換的過程，它最主要的部分是有限域乘法。位變換（SubBytes）模塊仿真波形如圖36所示。位變換過程如圖34所示。Mix ColumnsSub BytesShift RowsAdd Round keySboxControlKey Expansion控制信號數(shù)據(jù)輸入密鑰圖31 AES加密總體架構(gòu)clkresetload_idata_i[127...0]decrypt_ikey_i[127...0]ready_odata_o[127...0]圖32 AES加密模塊頂層外部接口示意表31 AES加密模塊部分端口說明端口名稱端口類型端口描述load_iinput數(shù)據(jù)加載decrypt_iinput加密控制data_iinput[127:0]數(shù)據(jù)輸入key_iinput[127:0]外部密鑰輸入data_ooutput[127:0]數(shù)據(jù)輸出ready_ooutput完成信號圖33 AES加密電路仿真波形 位變換模塊設(shè)計(jì)SubBytes及Sbox位變換模塊（SubBytes）是一個將數(shù)組中每一個字節(jié)變換為另外一個字節(jié)的過程，且該過程中的變換為非線性的，它是一個字節(jié)大小的非線性變換。AES加密模塊頂層的外部接口及部分端口功能說明分別如圖3表31所示。Control模塊控制電路選擇加密或解密模塊實(shí)現(xiàn)不同的功能。 AES 加密模塊總體架構(gòu)本課題研究的AES加密共有7個部分，分別是：SubBytes、ShiftRows、MixColumns、AddRoundkey、Sbox、Key Expansion，其中Encrypt模塊由SubBytes、ShiftRows、MixColumns、AddRoundkey、Sbox這5個部分組成，完成加密功能。與此同時(shí)Tcl/Tk技術(shù)、單一內(nèi)核仿真技術(shù)和直接優(yōu)化編譯技術(shù)這些看家本領(lǐng)無疑都成為Modelsim軟件的加分點(diǎn)，這些獨(dú)有的技術(shù)造就了其速度快且代碼編譯不受使用平臺的限制等優(yōu)點(diǎn)。 Modelsim仿真軟件Modelsim是一款硬件描述語言仿真軟件，其性能之優(yōu)秀在業(yè)內(nèi)是有目共睹的，Mentor公司憑借它在仿真軟件領(lǐng)域遙遙領(lǐng)先。它們一般面向特定的領(lǐng)域、針對特定的應(yīng)用、采用特定的層次，訂制程度高，但是由于彼此之間缺乏相應(yīng)的通用標(biāo)準(zhǔn)，因而基本不能跨領(lǐng)域通用。該過程就是首先用HDL語言描述目標(biāo)電路，然后運(yùn)用相關(guān)工具進(jìn)行仿真（如Modelsim）、生成相應(yīng)的目標(biāo)文件（如EDA），最后再用ASIC或者FPGA方式來實(shí)現(xiàn)電路。HDL提供了一種將硬件電路通過文字的形式表現(xiàn)出來的方法。理解這些知識點(diǎn)對更深層次、更透徹地理解AES加密算法大有幫助，此外，這也為后續(xù)的加密電路的設(shè)計(jì)工作打下了良好的基礎(chǔ)。此外，本章章首還對分組密碼以及分組密碼的兩種主要結(jié)構(gòu)進(jìn)行了介紹，雖說不很詳盡，但是也簡要概括了分組密碼的結(jié)構(gòu)流程和工作模式。AES加密算法的工作流程如圖23所示。而輪密鑰相加階段的逆就是用同樣的輪密鑰和分組相異或的過程。加、解密過程中10輪迭代中的每個階段均是可逆的。AES 的算法結(jié)構(gòu)非常簡單，以一個明文分組長度為128bit，輪數(shù)為10的加、解密整體結(jié)構(gòu)為例。②P層（線性混合層）：進(jìn)行列混淆變換MixColumn和行移位變換ShiftRow，主要是為了確保多輪迭代后的數(shù)據(jù)高度擴(kuò)散。然而，抵抗力較弱，安全性存在缺陷，無法并行處理數(shù)據(jù)等等先天性的缺點(diǎn)也制約了其發(fā)展。密碼反饋模式的工作方式與CBC有很大的相似性。 3) 密碼反饋