計算機體系結構學科發(fā)展簡介(參考版)
2024-10-21 10:52本頁面
【正文】 龍芯相當于 Intel 1997推出的PentiumⅡ 謝 謝 。 ?分布式存儲器型體系結構的最大缺點是處理器之間的數(shù)據(jù)通信變得非常復雜（一致性問題），并且延時較長。 ?所以小容量的 Cache能滿足程序存取數(shù)據(jù)和指令的需求 3. Cache技術的發(fā)展 ? 采用多級 Cache ? 1980年代的微處理器大多沒有片上 Cache， 只有片外 Cache ? 2020年的微處理器大多都有 2級片上 Cache， 再加上一級片外 Cache ? 增加 Cache容量 ? 1980年代的片外 Cache通常只有幾十 KB ? 2020年的微處理器三級 Cache的容量可達 16MB ? 采用各種優(yōu)化技術 來提高 Cache性能 ， 包括 ? 減少失配造成的代價 ? 減少失配率 ? 減少命中時間 五、多處理器技術 ?單處理器計算機性能是否已接近其極限 ？ 然而從 1985起到 2020， 這一段正是單處理器計算機性能突飛猛進的時代 ?單處理器計算機至少在未來 5年仍將以目前速度發(fā)展 多處理器計算機將越來越重要的理由 ? 微處理器已主宰單處理器計算機技術 ， 因此為了提高單處理器計算機性能而將多個微處理器連接起來就成為很自然的選擇 ? 現(xiàn)在還不清楚使計算機體系結構不斷創(chuàng)新的指令級并行技術能否繼續(xù)無限地發(fā)展下去 ? 曾經(jīng)是并行機發(fā)展障礙的軟件有了新的發(fā)展和進展，主要是在服務器和嵌入式系統(tǒng)方面為多處理器計算機發(fā)展帶來曙光 ? Flynn在 1966年提出的計算機分類方法，即按指令流和數(shù)據(jù)流進行計算機分類的方法仍適用至今 ? 單指令流，單數(shù)據(jù)流 (SISD)— 單處理器計算機 ? 單指令流，多數(shù)據(jù)流 (SIMD)— 矢量計算機 ? 多指令流，單數(shù)據(jù)流 (MISD)— 市場上無此類計算機 ? 多指令流，多數(shù)據(jù)流 (MIMD)— 通用多處理器并行計算機，是廣泛應用的多處理器并行計算機體系結構 MIMD多處理器計算機 分類 ?可按處理器數(shù)目，存儲器組織以及互連網(wǎng)絡的策略來分類 ?按存儲器組織進行分類的兩種多處理器計算機 ： ?集中共享存儲器體系結構 ?分布式存儲器體系結構 ?基本結構 ?此類計算機適用于處理器數(shù)目相對較少的場合，對于只有幾個、十幾個處理器，有可能共享一個主存儲器，以及采用總線實現(xiàn)處理器和主存的互連 ?對于含有二、三十個處理器的機器需用多總線，甚至用交換器才能滿足存儲器帶寬的要求 ?集中共享存儲器型多處理器計算機只有一個主存儲器，對所有處理器都是對稱的，訪問存儲器的時間都是均等的，所以這種體系結構又稱為 對稱（共享存儲器）處理器 （ SMP） ?集中共享存儲器型多處理器是目前最成功的多處理器計算機 ?基本結構 ?此類計算機適用于處理器相對較多的場合，可以是上百個、上千個、甚至數(shù)千個之多。 局部性原理的另一種表述：程序 90%的執(zhí)行時間是花在 10%的代碼上 。 為什么引入 Cache能提高計算機性能？ ?問： 既然用作 Cache的 SRAM芯片的速度遠遠高于用作主存儲器的 DRAM芯片 ， 那么為什么主存儲器不用 SRAM芯片來實現(xiàn) ？ ?答案： SRAM的價格遠高于 DRAM，而且主存儲器的容量大，采用高速 SRAM使成本急劇上升，因此從性能 /價格綜合考慮只能采用小容量的 Cache。 ?為了提高計算機整機性能，必須消除兩者性能差，或者僅可能縮小兩者性能差。 ?多發(fā)射處理器硬件數(shù)量多、速度快，且復雜性高，從而成本高 。 —— 導致流水線結構復雜 ， 效率低下 ， 速度提高有困難 ? 目前幾乎所有微處理器，包括傳統(tǒng)著名的 CISC微處理器，如 Intel系列和 Motorola系列微處理器都采用 RISC體系結構 2．流水線技術 ? 這是理想流水線的性能：達到每一個時鐘周期可以完成一條指令 ? 與指令串行執(zhí)行相比較，速度提高 5倍 ? 簡介
教學課件相關推薦
鄂ICP備17016276號-1