【正文】 因 74HC/74HCT與 TTL是相容的。1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 19 A pr 2022 S he e t of F i l e : C : \ P r ogr a m F i l e s \ D e s i gn E xpl or e r 99 S E \ E xa m p l e s \ z xj .ddbD r a w n B y:C M O S11TTLRbV c cVoi BI OLamp。若找不到合適的驅(qū)動(dòng)器，可采用分立元件的三極管放大器來(lái)實(shí)現(xiàn)電流擴(kuò)展，如右圖所示。將 CMOS并聯(lián)以提高帶負(fù)載能力 2) 可在 CMOS門(mén)的輸出端增加一級(jí) CMOS驅(qū)動(dòng)器，如CC4010或漏極開(kāi)路的驅(qū)動(dòng)器 CC40107。 1 2 3 4 5 6ABCD654321DCBAT i t l eN um be r R e v i s i onS i z eBD a t e : 19 A pr 2022 S he e t of F i l e : C : \ P r ogr a m F i l e s \ D e s i gn E xpl or e r 99 S E \ E xa m p l e s \ z xj .ddbD r a w n B y:11111Vi Vo Vi VoViamp。 2) (2) 用 CMOS電路驅(qū)動(dòng) TTL電路 用 CMOS驅(qū)動(dòng) TTL時(shí)，需擴(kuò)大 CMOS電路輸出低電平時(shí)吸收負(fù)載電流的能力。 DDCC VV ?若 CMOS門(mén)的電源電壓較高，即 VDD＞＞ VCC，它要求的 UIH(min)值將超過(guò) TTL輸出端所能承受的電壓，此時(shí)，應(yīng)采用輸出端耐壓較高的 OC門(mén)作為驅(qū)動(dòng)門(mén)。動(dòng)態(tài)功率與其工作頻率 f、輸出端的負(fù)載電容 CL和電源電壓 VD有關(guān)，其大小為： fVCP DDLd 2?二、 TTL與 CMOS器件之間的接口問(wèn)題 兩種不同類(lèi)型的集成電路相互連接，驅(qū)動(dòng)門(mén)必須要為負(fù)載門(mén)提供符合要求的高低電平和足夠的輸入電流，即要滿足下列條件： 驅(qū)動(dòng)門(mén)的 VOH（ min） ≥ 負(fù)載門(mén)的 VIH（ min） 驅(qū)動(dòng)門(mén)的 VOL（ max） ≤ 負(fù)載門(mén)的 VIL（ max） 驅(qū)動(dòng)門(mén)的 IOH（ max） ≥ 負(fù)載門(mén)的 IIH（總） 驅(qū)動(dòng)門(mén)的 IOL（ max） ≥ 負(fù)載門(mén)的 IIL（總） （ 1）用 TTL電路驅(qū)動(dòng) CMOS電路 用 TTL門(mén)驅(qū)動(dòng) CMOS門(mén)時(shí)， TTL輸出的高電平不能滿足 CMOS輸入高電平的要求。 CMOS電路的總功耗是靜態(tài)功率 PD和動(dòng)態(tài)功率 Pd的和。 （ 10）在保護(hù)電路正確的邏輯功能下，電流不能過(guò)大以防止CMOS電路的“可控硅效應(yīng)”，使電路不穩(wěn)定。 （ 8） CMOS電路裝在印刷線路插板上時(shí)，各輸入端要接入限流保護(hù)電路，以防止線路板從機(jī)器中拔出時(shí) CMOS器件輸入端懸空；在裝接線路板時(shí)，應(yīng)將其他元件安裝之后再安裝 CMOS器件，這也是為了防止 CMOS輸入端懸空。一般應(yīng)將與門(mén)及與非門(mén)的多余輸入端接 VDD或高電平上，或門(mén)及或非門(mén)的多余輸入端接 VSS或低電平上；若電路的工作速度不高，不需要特別考慮功耗，也可將多余端與使用端并聯(lián)，如下圖。 （ 5）測(cè)試 CMOS電路時(shí)，若信號(hào)源和線路板采用兩組電源，則應(yīng)先接通線路板電源，斷電時(shí)應(yīng)先斷開(kāi)信號(hào)源電源，即禁止在 CMOS電路本身沒(méi)有接通電源的情況下接入輸入信號(hào)。 （ 4）輸入電壓必須處于 VSS （源極電源電壓）與 VDD （工作電壓）之間。 （ 2）供電電源壓值不得超過(guò)最大額定電壓。 第六節(jié) 數(shù)字集成電路使用要注意的問(wèn)題 CMOS電路使用常識(shí) 由于 CMOS電路輸入阻抗高，極易接受靜電電荷。因此，其高電平噪聲容限為 、低電平噪聲容限為 。 （ 2）閾值電壓 Vth約為 VDD/2。 四 、 CMOS邏輯門(mén)電路的系列及主要參數(shù) 2． CMOS邏輯門(mén)電路主要參數(shù)的特點(diǎn) （ 1） VOH（ min） =； VOL（ max） =。 （ 2） 高速的 CMOS——HC系列 。 ③ 電源電壓極性不能反接 ,防止輸出短路。 Vi Vo C SW TG Vi Vo C 1 特點(diǎn) : ① 功耗低 ② 工作電源電壓范圍寬 ③ 抗干擾能力強(qiáng) ④ 帶負(fù)載能力強(qiáng) ⑤ 輸出幅度大 使用注意事項(xiàng) : ① 多余的輸入端不能懸空 。 關(guān)于 CMOS傳輸門(mén)： ① 由于 MOS為對(duì)稱(chēng)的，源極和漏極可以互換，輸入和輸出 端也可互換 ， 即 CMOS傳輸門(mén)為雙向的。 (T1和 T2均截止） ② C=5V， C=0V時(shí)，傳輸門(mén) 導(dǎo)通 。 輸入 信號(hào)在 0~5V內(nèi)連續(xù)變化。 所以 ， 這是一個(gè)低電平有效的三態(tài)門(mén) 。 CMOS非門(mén)的平均傳輸延遲時(shí)間約為10ns。 CMOS反向器 G G S D D S 從上述的 CMOS反相器可知，無(wú)論輸入是高電平還是低電平， VP 與 VN總是一只導(dǎo)通，另外一只截止，因此這種電路結(jié)構(gòu)的輸出狀態(tài)具有互補(bǔ)性，且截止管內(nèi)阻非常高，故靜態(tài)電流極小，因而ＣＭＯＳ反相器的靜態(tài)功耗極小，非常利于高集成度的實(shí)現(xiàn)。 當(dāng) UIH=VDD時(shí)，因 ︱ UGSP ︱ =0 ＜ ︱ UGS(th)P︱ ,故VP截止；又因?yàn)? UGSN=VDD＞ UGS(th)N ， VN導(dǎo)通。 當(dāng) UIL=0V時(shí)，因 ︱ UGSP︱ =︱ VDD︱ ︱ UGS(th)P︱ ,故 VP導(dǎo)通；又因?yàn)?UGSN=0＜ UGS(th)N ， VN截止。其中 VP為Ｐ溝道增強(qiáng)型ＭＯＳ管， VN為Ｎ溝道增強(qiáng)型ＭＯＳ管。因?yàn)椋茫停希与娐饭ぷ魉俣瓤?，功耗低，性能?yōu)越，故下面將以ＣＭＯＳ門(mén)為例，分析ＭＯＳ管集成邏輯門(mén)。 為了滿足 RDS1RDS2，制造時(shí)要使 TN1 和 TN2在結(jié)構(gòu)上有不同的長(zhǎng)寬比。 由于 VGB2=VDD（ TN2管柵極 (G)－襯底 (B)的電壓）， TN2管總是處于導(dǎo)通狀態(tài)，可以等效為電阻 RDS2 當(dāng)輸入為高電平時(shí)， TN1導(dǎo)通，等效為電阻 RDS1 ，所以 F輸出為F=VDD RDS1/（ RDS1+RDS2）。 第五節(jié) MOS集成邏輯門(mén)電路 MOS 管是電壓控制元件，主要由柵源電壓 VGS決定其工作狀態(tài)。 抗干擾能力差 一、概述 1．ＭＯＳ集成電路的分類(lèi) ＭＯＳ集成電路可分為三類(lèi)： (1) ＮＭＯＳ電路：是指由Ｎ溝道增強(qiáng)型ＭＯＳ管構(gòu)成的門(mén)電路； (2) ＰＭＯＳ電路：是指由Ｐ溝道增強(qiáng)型ＭＯＳ管構(gòu)成的門(mén)電路： (3) ＣＭＯＳ電路：是指兼有Ｎ溝道和Ｐ溝道增強(qiáng)型ＭＯＳ管構(gòu)成的門(mén)電路，稱(chēng)為互補(bǔ)ＭＯＳ電路，簡(jiǎn)稱(chēng)為ＣＭＯＳ電路。 邏輯功能強(qiáng) 互補(bǔ)輸出，同時(shí)實(shí)現(xiàn)或和或非功能。由于 T2截止，所以 VO2=0V VEE(5V) Re 500Ω Rc2 135Ω Rc1 120Ω Vi VR VO1 VO2 T1 T2 0V 0V Ve 實(shí)用的 ECL門(mén)電路 VEE Re Rc2 Rc1 B T1 T2 T3 T4 A R3 R1 R2 VR T5 T’1 F2 F1 ≥1 F1 F2 A B F1=A+B F2=A+B ECL門(mén)電路的主要特點(diǎn)： 速度快 ① 開(kāi)關(guān)管導(dǎo)通時(shí)工作在非飽和狀態(tài) ,消除了存儲(chǔ)電荷效應(yīng)； ② 邏輯擺幅小 ,縮短了寄生電容的充放電時(shí)間。由于 T1截止，所以 VO1=0V VEE(5V) Re 500Ω Rc2 135Ω Rc1 120Ω Vi VR VO1 VO2 T1 T2 0V 0V Ve ② 當(dāng) Vi=ViH =－ ： 由于 VR=－ ， 所以 T1導(dǎo)通， T2截止。 ① 當(dāng) Vi=ViL=－ , 由于 VR=－ ， 所以 T2導(dǎo)通， T1截止。電流開(kāi)關(guān)電路實(shí)際上是一個(gè)差分放大器。 ECL門(mén)電路是目前各類(lèi)集成電路中速度最快的電路。 ? 在比較復(fù)雜的系統(tǒng)中，三態(tài)門(mén)是一種擴(kuò)展邏輯功能的輸出級(jí)，也是一種控制開(kāi)關(guān)。 ? 三態(tài)門(mén)的重要用途就是使多個(gè)發(fā)送信號(hào)的部件可以共用總線傳輸數(shù)據(jù)。 EN=1時(shí) : G1工作， G2處于高阻狀態(tài)，數(shù)據(jù) D1被送至總線； EN=0時(shí) :G2工作， G1處于高阻狀態(tài)，總線上的數(shù)據(jù)被送到數(shù)據(jù)端 D2。 A1 B1 EN1 A2 B2 EN2 A2 B2 EN2 總線 ? 當(dāng)某個(gè)三態(tài)門(mén)的控制端為 1時(shí)，該邏輯門(mén)的輸入數(shù)據(jù)經(jīng)反相后送至總線。 BAF ??A B EN F A B EN F EN=0, F=AB EN=1, F高阻 EN=1, F=AB EN=0, F高阻