【正文】 。 總線請(qǐng)求部件 收到 HLDA后 ，獲得總線控制權(quán)，從這時(shí)間開(kāi)始， HOLD和 HLDA都保持高電平。 (3)HOLD(輸入，高電平有效 )總線保持請(qǐng)求信號(hào)： 是系統(tǒng)中其它總線主控部件向 CPU發(fā)出的請(qǐng)求 占用總線的控制信號(hào)。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 (2) WR(輸出，低電平有效，三態(tài) )寫(xiě)控制信號(hào)： 是 CPU用來(lái)表示在避行對(duì)存儲(chǔ)器或是對(duì) I／ O 進(jìn)行寫(xiě)操作。 若為高電平 ，表示 CPU和存儲(chǔ)器之問(wèn)進(jìn)行數(shù)據(jù)傳輸； 若為低電平， 表示 CPU和輸入／輸出設(shè)備之間進(jìn)行 數(shù)據(jù)傳輸。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 系統(tǒng)中還有～個(gè)等待狀態(tài)產(chǎn)生電路，它向 8284A的RDY端提供～個(gè)信號(hào)， 經(jīng) 8284A同步后向 CPU的READY線發(fā)一個(gè) “ 準(zhǔn)備就緒 ” 信號(hào) ，通知 CPU數(shù)據(jù)傳輸已經(jīng)完成，可以退出當(dāng)前的總線周期，以避免 CPU與存儲(chǔ)器或 I／ O設(shè)備進(jìn)行數(shù)據(jù)交換時(shí)，因后者速度慢而丟失數(shù)據(jù)。 8086有 20位地址信號(hào)線A19A0，組成系統(tǒng)時(shí)根據(jù)所使用存儲(chǔ)器的實(shí)際地址進(jìn)行選用。 2142為 1K 4的靜態(tài) RAM。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 74LS245具有和 8286相同的性能，在 IBM PC微機(jī)中作數(shù)據(jù)總線的功率放大。OE/輸出控制信號(hào)，低電平有效； T為傳送方向控制信號(hào)，高電平有效。 常見(jiàn)芯片： 828 828 74245 8287輸入 /輸出反相 74XX245功能與 8286相同 B 0 A 1 A 2 A 3 A 4 A 5 A 6 A 7 OE GND B 1 B 2 B 3 B 4 B 5 B 6 B 7 T V CC A 0 8286 1 2 3 4 5 6 7 8 9 10 20 19 18 17 16 15 14 13 12 11 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 8286／ 8287可作為選件，用于需要增加數(shù)據(jù)總線驅(qū)動(dòng)能力的系統(tǒng)。 每一位雙向三態(tài)緩沖器由二個(gè)單向三態(tài)緩沖器構(gòu)成，雙向三態(tài)緩沖器又稱(chēng)雙向電子開(kāi)關(guān)， 用來(lái)對(duì)8086的數(shù)據(jù)總線進(jìn)行功率放大，作收／發(fā)器使用。 它們均采用 20引腳的 DIP封裝 。在 IBM/PC微機(jī)中，74LS373和 74LS244用作 地址鎖存緩沖。 當(dāng) ALE有效時(shí) ， 8086的地址信號(hào)被鎖存并以同相方式傳至輸出端，供存儲(chǔ)器芯片和 I／ O接口芯片使用；當(dāng) ALE無(wú)效時(shí) ， 8282的輸出端則處于 高阻狀態(tài) 。 OE/為三態(tài)控制信號(hào)，低電平有效， STB為鎖存選通信號(hào)，高電平有效。 經(jīng) 8282鎖存后的地址信號(hào)可以在整個(gè)周期保持不變，為外部提供穩(wěn)定的地址信號(hào)。 ?8282的 DI0~DI7與 CPU的地址 /數(shù)據(jù)復(fù)用線相連； STB與 CPU的 ALE相連； OE接地。 2． 8282／ 8283 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 地址鎖存功能的實(shí)現(xiàn) ?8282的 STB為高電平：輸出等于輸入； STB為下降沿：輸出鎖存 ?8282的 OE有效（低電平）時(shí)：正常輸出；無(wú)效（高電平）時(shí)：輸出高阻 ?8086 CPU的 ALE：地址鎖存允許，由 CPU輸出。 圖中： 8284A為時(shí)鐘產(chǎn)生／驅(qū)動(dòng)器。 特點(diǎn)： 系統(tǒng)規(guī)模小 : 只含有一個(gè) 8086CPU，不含數(shù)字運(yùn)算協(xié)處理器、 輸入 /輸出協(xié)處理器 系統(tǒng)的控制總線直接由 8086CPU的控制線供給，系統(tǒng)中的總線控制邏輯電路被減少到最小。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 8086/8088最小模式的典型配置 當(dāng) 8086/8088的第 33引腳 MN/MX接高電平（或直接接 +5V）時(shí)，系統(tǒng)工作于最小模式，即單處理器模式，它適用于較小規(guī)模的應(yīng)用。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 8086/8088的工作方式 一、最小方式及 8282， 8288的應(yīng)用 1．最小方式 當(dāng)把 8086的 33腳 MN／ MX接向 +5V時(shí) ，就處于最小工作方式了。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 在 空閑周期 中，盡管 CPU對(duì) 總線進(jìn)行空操作 ，但在CPU內(nèi)部 ，仍然進(jìn)行著 有效的操作 。 在空閑周期中，可以包含一個(gè)時(shí)鐘周期或多個(gè)時(shí)鐘周期。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 只有在 CPU和內(nèi)存或 I／ O接口之間 傳輸數(shù)據(jù) ，以及填充指令隊(duì)列時(shí)， CPU才 執(zhí)行總線周期。 當(dāng)指定的存儲(chǔ)器或外設(shè)完成數(shù)據(jù)傳送時(shí)， 便在READY線上發(fā)出準(zhǔn)備好信號(hào)， CPU接收到這一信號(hào)后， 會(huì)自動(dòng)脫離 Tw狀態(tài)而進(jìn)入 T4狀態(tài)。 外設(shè)或存儲(chǔ)器會(huì) 通過(guò) READY信號(hào)線在 T3狀態(tài)啟動(dòng)之前向 CPU發(fā)一個(gè)“數(shù)據(jù)未準(zhǔn)備好”信號(hào)。 在 T3狀態(tài) ， 多路總線的高 4位 繼續(xù)提供狀態(tài)信息，而多路總線的低 1 6位 (8088則為低 8位 )上出現(xiàn) 由CPU寫(xiě)出的數(shù)據(jù)或者 CPU從存儲(chǔ)器或從端口讀入的數(shù)據(jù) 。總線 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 典型的總線周期示意 T1T2T3TwT4T1T2T3T4T TwT1T2T3TwTwT4TiT1總 總 總 總總 總 總 總總 總 總 總 總 總 總 總I / O 總 總 總 總 總Tw總 總 總 總總 總 總 總 總 總 總 總總 總 總 總 總 總 Tww?讀周期 ——總線讀操作（對(duì)存儲(chǔ)單元或 I/O端口） ?寫(xiě)周期 ——總線寫(xiě)操作（對(duì)存儲(chǔ)單元或 I/O端口） ?中斷響應(yīng)周期 ——中斷響應(yīng)操作 ?空閑周期 ——總線空操作 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 的 最高 4位 (A9～ A16)用來(lái) 輸出總線周期狀態(tài)信息 。 在 T2狀態(tài) ， CPU從總線上 撤消地址 。T4 狀態(tài) 當(dāng)存儲(chǔ)器或外設(shè)端口存取速度趕不上 CPU 時(shí)將自動(dòng)插入等待周期 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 我們以一個(gè)總線讀周期為例，說(shuō)明總線操作的基本過(guò)程。T2。 不管用哪種方法， 8284A在輸出時(shí)鐘 CLK的頻率 均為震蕩頻率的三分之一，震蕩頻率經(jīng) 8284A驅(qū)動(dòng) 后，由 OSC端輸出，可供系統(tǒng)使用。 外界的 RDY和 RES可以在任何時(shí)候發(fā)出，但送至CPU去的都是經(jīng)時(shí)鐘同步了的信號(hào)。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 根據(jù)不同的振蕩源， 8284A有兩種不同的連接方法： 一種方法是用脈沖發(fā)生器作振蕩源。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 8284A的引腳特性和它與 8086／ P43圖 2—8所示。 一、 8284A時(shí)鐘信號(hào)發(fā)生器 8284A是 1ntel公司專(zhuān)為 8086設(shè)計(jì)的時(shí)鐘發(fā)生器 ，能產(chǎn)生 8086所需的 系統(tǒng)時(shí)鐘信號(hào) (即主頻 )，可采用石英晶體或某一 TTL脈沖發(fā)生器作振蕩源。 執(zhí)行指令的過(guò)程中，凡需執(zhí)行訪問(wèn)存儲(chǔ)器或訪問(wèn) I／ O端口的操作 都統(tǒng)一交給 BIU的外部總線完成，每次訪問(wèn)稱(chēng)為一個(gè)總線周期 。 在時(shí)鐘節(jié)拍作用下， CPU一步步順序地執(zhí)行指令。 (3)28號(hào)引腳的相位不同： 在 8086中 為 M／ IO/ 而在 8088中被倒相， 改為 IO／ M/，以便與 8080／ 8085系統(tǒng)的總線結(jié)構(gòu)兼容。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 ： 兩種 CPU的引腳功能是相同的，但有以下幾點(diǎn)不同： (1)AD15~AD0的定義不同 ： 在 8086中都定義為 地址／數(shù)據(jù)復(fù)用總線 ； 而在 8088中，由于只需用 8條數(shù)據(jù)總線 ，因此，對(duì)應(yīng)于 8086的 AD15～ AD8這 8條引腳定義為 A15～ A8，只作 地址線 使用。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 ： 8086 CPU的指令隊(duì)列可容納 6個(gè)字節(jié) ，且在每個(gè) 總線周期中 從存儲(chǔ)器中取出 2個(gè)字節(jié)的指令代碼 填入指令隊(duì)列， 這可提高取指操怍和其它操作的 并行率，從而提高系統(tǒng)工作速度。 兩者的執(zhí)行部件 EU完全相同，其指令系統(tǒng)，尋址能力及程序設(shè)計(jì)方法都相同，所以?xún)煞N CPU完全兼容。地線 8086 VCC接入的電壓為 +5V177。 ?**具體到底是讀取存儲(chǔ)器某地址單元的內(nèi)容還是某輸入設(shè)備輸入端口的內(nèi)容，這取決于M/ IO信號(hào)。 ＩＮＴＲ 所謂中斷，是指在 CPU正常運(yùn)行程序時(shí)，由于內(nèi)部事件、外部事件或由程序預(yù)先安排的事件所引起的 CPU暫時(shí)停止正在運(yùn)行的程序，而轉(zhuǎn)去執(zhí)行請(qǐng)求 CPU服務(wù)的內(nèi)部 /外部事件或預(yù)先安排事件的服務(wù)程序，待服務(wù)程序處理完畢后又返回去繼續(xù)執(zhí)行被暫停的程序，這個(gè)過(guò)程稱(chēng)為中斷 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 ?RD =0，表示 8086為存儲(chǔ)器或 I/O端口讀操作。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 ? NMI（ NonMaskable Interrupt）中斷請(qǐng)求不受中斷允許標(biāo)志位的影響，也不能用軟件進(jìn)行屏蔽 ? 只要此信號(hào)一有效， CPU就在現(xiàn)行指令結(jié)束后立即響應(yīng)中斷，進(jìn)入非屏蔽中斷處理程序 NMI 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 ? 當(dāng) INTR=1，表示外設(shè)提出了中斷請(qǐng)求。 ? CPU在每個(gè)總線周期的 T3狀態(tài)開(kāi)始對(duì) READY進(jìn)行采樣，如 READY=0， CPU在 T3之后，自動(dòng)插入一個(gè)或幾個(gè)等待狀態(tài) TW。 RESET 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 寄存器 初始狀態(tài) 寄存器 初始狀態(tài) 狀態(tài)標(biāo)志寄存器 清 0 IP 0000H CS 0FFFFH DS 0000H SS 0000H ES 0000H 指令隊(duì)列寄存器 清空 其他寄存器 0000H 8086復(fù)位后相關(guān)寄存器的初始狀態(tài) 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 READY ?準(zhǔn)備好信號(hào)線，輸入，高電平有效。 ? CPU結(jié)束當(dāng)前操作后，對(duì)狀態(tài)標(biāo)志寄存器、 IP、DS、 SS、 ES清零，而將 CS設(shè)置為 0FFFFH。 若 TEST=1，則 CPU將停止取下條指令而繼續(xù)等待，直至 TEST=0。用于多處理器系統(tǒng)中，且只有在執(zhí)行 WAIT指令時(shí)才使用。 ?CPU的所有操作均是在時(shí)鐘的同步下進(jìn)行的。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 控制總線 ( 粉紅色為最大最小模式下共有 ) 1） 外部中斷線 :INTR ； NMI； INTA 2 ）數(shù)據(jù)傳送控制線： RD ； WR ； M/IO； ALE ； BHE ； DEN ； DT/R； READY； TEST 3)時(shí)鐘 (CLK)。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 ?AD0～ AD15：地址 /數(shù)據(jù)復(fù)用線 (雙向、三態(tài) ) ?A16/S3～ A19/S6：地址 /狀態(tài)復(fù)用線 (輸出、三態(tài) ) ?BHE /S7： 數(shù)據(jù)高字節(jié)允許/狀態(tài)復(fù)用 (輸出，三態(tài) ) ?RD：讀信號(hào) (輸出，低電平有效，三態(tài) ) ?TEST：測(cè)試信號(hào) (輸入、低電平有效 ) ?READY：外設(shè)準(zhǔn)備好 (輸入、高電平有效 ) 1 2 3 4 5 6 7 8 9 10 11 12