【正文】 3日 只有在 CPU和內(nèi)存或 I／ O接口之間 傳輸數(shù)據(jù) ，以及填充指令隊(duì)列時(shí)， CPU才 執(zhí)行總線周期。 如果在一個(gè) 總線周期之后 ， 不立即執(zhí)行下一個(gè)總線周期 ，那么，系統(tǒng)總線就處在 空閑狀態(tài) ，此時(shí)，執(zhí)行空閑周期。 在空閑周期中，可以包含一個(gè)時(shí)鐘周期或多個(gè)時(shí)鐘周期。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 這期間，在 高 4位上 ， CPU仍然驅(qū)動(dòng) 前一個(gè)總線周期的 狀態(tài)信息 ， 如果前一個(gè)總線周期為 寫周期 ，那么 CPU會(huì)在總線低1 6位上繼續(xù)驅(qū)動(dòng) 數(shù)據(jù)信息 ； 如果前一個(gè)總線周期為 讀周器 ，則在空閑周期中， 總線低 1 6位處于高阻狀態(tài)。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 在 空閑周期 中，盡管 CPU對 總線進(jìn)行空操作 ，但在CPU內(nèi)部 ，仍然進(jìn)行著 有效的操作 。 執(zhí)行某個(gè)運(yùn)算 ，在內(nèi)部寄存器之間傳輸數(shù)據(jù)等等。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 8086/8088的工作方式 一、最小方式及 8282， 8288的應(yīng)用 1．最小方式 當(dāng)把 8086的 33腳 MN／ MX接向 +5V時(shí) ，就處于最小工作方式了。 所謂最小方式，就是系統(tǒng)中只有 8086單一個(gè)微處理器 ，在這種系統(tǒng)中， 所有的總線控制信號(hào)都直接由 8086產(chǎn)生， 系統(tǒng)中總線控制邏輯電路被減到最少，這些特征就是最小方式名稱的由來。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 8086/8088最小模式的典型配置 當(dāng) 8086/8088的第 33引腳 MN/MX接高電平（或直接接 +5V）時(shí)，系統(tǒng)工作于最小模式，即單處理器模式，它適用于較小規(guī)模的應(yīng)用。以 8086為例，其最小模式的典型系統(tǒng)結(jié)構(gòu)如圖所示 見下頁 。 特點(diǎn)： 系統(tǒng)規(guī)模小 : 只含有一個(gè) 8086CPU，不含數(shù)字運(yùn)算協(xié)處理器、 輸入 /輸出協(xié)處理器 系統(tǒng)的控制總線直接由 8086CPU的控制線供給，系統(tǒng)中的總線控制邏輯電路被減少到最小。 8086最小工作模式下控制核心單元的組成 地 ＋ 5V 讀寫控制 讀寫控制 讀寫控制 CSH 奇地址存儲(chǔ)體 8284 時(shí)鐘 發(fā)生器 RESET READY CB D7 ~ D0 D15 ~ D8 DB CSL 偶地址存儲(chǔ)體 CS I/O 接口 AB A0 A1 ~ A19 BHE STB OE 8282 鎖存器 8086CPU MN/MX INTA RD CLK WR READY M/IO RESET ALE BHE A19A16 AD15AD0 DEN DT/R T OE 8286 收發(fā)器 D15 ~ D0 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 最小方式系統(tǒng)適合于 較小規(guī)模的應(yīng)用 ，其系統(tǒng)結(jié)構(gòu)如圖 210所示，這和八位微處理器系統(tǒng)類似，系統(tǒng)芯片可根據(jù)用戶需要接入。 圖中： 8284A為時(shí)鐘產(chǎn)生／驅(qū)動(dòng)器。外接晶體的基本振蕩頻率為 15MHz，經(jīng) 8284A三分頻后，送給 CPU作系統(tǒng)時(shí)鐘 CLK。 2． 8282／ 8283 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 地址鎖存功能的實(shí)現(xiàn) ?8282的 STB為高電平：輸出等于輸入； STB為下降沿：輸出鎖存 ?8282的 OE有效（低電平）時(shí)：正常輸出；無效（高電平）時(shí)：輸出高阻 ?8086 CPU的 ALE：地址鎖存允許，由 CPU輸出。高電平有效時(shí)，地址 /數(shù)據(jù)復(fù)用線上出現(xiàn)地址信息。 ?8282的 DI0~DI7與 CPU的地址 /數(shù)據(jù)復(fù)用線相連； STB與 CPU的 ALE相連； OE接地。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 Intel公司的 8282／ 8283是 8位帶鎖存器的單向三態(tài)不反相／反相的緩沖器，用來鎖存 8086訪問存儲(chǔ)器和 I／ O端口時(shí)， 于總線周期 T1 狀態(tài)下發(fā)出的地址信號(hào) 。 經(jīng) 8282鎖存后的地址信號(hào)可以在整個(gè)周期保持不變，為外部提供穩(wěn)定的地址信號(hào)。 8282／ 8283均采用 20引腳的 DIP封裝，其內(nèi)部邏輯結(jié)構(gòu)和引腳特性如圖 2一 11所示。 OE/為三態(tài)控制信號(hào)，低電平有效， STB為鎖存選通信號(hào)，高電平有效。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 在系統(tǒng)中，用 8086的 ALE(地址鎖存允許信號(hào) )作 STB，而 OE接向地，保持常有效。 當(dāng) ALE有效時(shí) ， 8086的地址信號(hào)被鎖存并以同相方式傳至輸出端，供存儲(chǔ)器芯片和 I／ O接口芯片使用；當(dāng) ALE無效時(shí) ， 8282的輸出端則處于 高阻狀態(tài) 。 74LS244是不帶鎖存器的八位單向三態(tài)緩沖器，74LS373具有和 8282相同的作用。在 IBM/PC微機(jī)中，74LS373和 74LS244用作 地址鎖存緩沖。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 Intel公司的 8286／ 8287是 八位雙向三態(tài)不反相／反相的緩沖器 。 它們均采用 20引腳的 DIP封裝 。 8286／ 8287的內(nèi)部邏輯結(jié)構(gòu)和引腳特性如圖 2～ 12所示。 每一位雙向三態(tài)緩沖器由二個(gè)單向三態(tài)緩沖器構(gòu)成，雙向三態(tài)緩沖器又稱雙向電子開關(guān)， 用來對8086的數(shù)據(jù)總線進(jìn)行功率放大，作收／發(fā)器使用。 8286／ 8287 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 二、雙向數(shù)據(jù)收發(fā)器 8286的內(nèi)部結(jié)構(gòu) A 0 B 0 8286 OE T A 1 A 2 A 3 A 5 A 4 A 6 A 7 B 1 B 2 B 3 B 5 B 4 B 6 B 7 OE T 功能 0 1 Ai→Bi 0 0 Bi→Ai 1 1 高阻狀態(tài) 1 0 高阻狀態(tài) 8286功能表 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 功能 三態(tài)輸出，驅(qū)動(dòng)總線 數(shù)據(jù)收 /發(fā)雙向傳輸及隔離 最小組態(tài)下的數(shù)據(jù)收 /發(fā)控制實(shí)現(xiàn) 將 CPU的 DEN信號(hào)與 8286的 OE相連； 將 CPU的 DT/R信號(hào)與 8286的 T相連。 常見芯片： 828 828 74245 8287輸入 /輸出反相 74XX245功能與 8286相同 B 0 A 1 A 2 A 3 A 4 A 5 A 6 A 7 OE GND B 1 B 2 B 3 B 4 B 5 B 6 B 7 T V CC A 0 8286 1 2 3 4 5 6 7 8 9 10 20 19 18 17 16 15 14 13 12 11 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 8286／ 8287可作為選件，用于需要增加數(shù)據(jù)總線驅(qū)動(dòng)能力的系統(tǒng)。 OE/和 T是緩沖器的三態(tài)控制信號(hào)，它們經(jīng)過兩個(gè)或非門產(chǎn)生對正向及反向緩沖器門的控制信號(hào)。OE/輸出控制信號(hào)，低電平有效； T為傳送方向控制信號(hào)，高電平有效。 當(dāng) OE/=1(無效 )時(shí)，不管 T是否有效，緩沖器輸出端呈高阻狀態(tài)，不允許數(shù)據(jù)通過；當(dāng) OE/=0(有效）且當(dāng) T=1，數(shù)據(jù)由 A—B正向傳送，當(dāng) T=1，數(shù)據(jù)由B—A反向傳送。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 74LS245具有和 8286相同的性能，在 IBM PC微機(jī)中作數(shù)據(jù)總線的功率放大。甩 8088的 DEN(數(shù)據(jù)有效 )信號(hào) OE/,用 DT/R(數(shù)據(jù)收／發(fā) )信號(hào)作 T。 2142為 1K 4的靜態(tài) RAM。 27 16為 2K 8的可編程的只讀存儲(chǔ)器 EPROM。 8086有 20位地址信號(hào)線A19A0，組成系統(tǒng)時(shí)根據(jù)所使用存儲(chǔ)器的實(shí)際地址進(jìn)行選用。若系統(tǒng)中僅配置 64K字節(jié)的存儲(chǔ)器，其取用其中的 A15A0就可以了。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 系統(tǒng)中還有～個(gè)等待狀態(tài)產(chǎn)生電路，它向 8284A的RDY端提供～個(gè)信號(hào)， 經(jīng) 8284A同步后向 CPU的READY線發(fā)一個(gè) “ 準(zhǔn)備就緒 ” 信號(hào) ，通知 CPU數(shù)據(jù)傳輸已經(jīng)完成，可以退出當(dāng)前的總線周期，以避免 CPU與存儲(chǔ)器或 I／ O設(shè)備進(jìn)行數(shù)據(jù)交換時(shí)，因后者速度慢而丟失數(shù)據(jù)。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 二、 8086最小模式 下的引腳 ? M/ ：對存儲(chǔ)器或 I/O進(jìn)行訪問的控制信號(hào) (輸出、三態(tài) ) ? ：寫信號(hào) (輸出、低電平有效 ) ? ：中斷應(yīng)答信號(hào) (輸出、三態(tài)、低電平有效 ) ? ALE：地址鎖存允許 (輸出 ) ? DT/ ：數(shù)據(jù)發(fā)送 /接收控制信號(hào) (輸出、三態(tài) ) ? ：數(shù)據(jù)允許信號(hào) (輸出、三態(tài)、低電平有效 ) ? HOLD：總線請求信號(hào) (輸入、高電平有效 ) ? HLDA：總線請求響應(yīng)信號(hào) (輸出、高電平有效 ) 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 GND AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK GND VCC AD15 A16/S3 A17/S4 A18/S5 A19/S6 BHE/S7 MN/MX RD HOLD HLDA WR M/IO DT/R DEN ALE INTA TEST READY RESET 8086 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 5．最小方式下， 24~31腳的控制線功能的定義 (1)M／ IO(輸出，三態(tài) )存儲(chǔ)器／輸入輸出控制信號(hào) ： 用于區(qū)分是 訪問存儲(chǔ)器還是訪問 IO，被接至存儲(chǔ)器 芯片或接口芯片的 CS片選端。 若為高電平 ，表示 CPU和存儲(chǔ)器之問進(jìn)行數(shù)據(jù)傳輸； 若為低電平， 表示 CPU和輸入／輸出設(shè)備之間進(jìn)行 數(shù)據(jù)傳輸。 當(dāng) DMA時(shí)， 該線被置為浮空。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 (2) WR(輸出，低電平有效，三態(tài) )寫控制信號(hào)： 是 CPU用來表示在避行對存儲(chǔ)器或是對 I／ O 進(jìn)行寫操作。在任何寫周期， WR 只在 T2， T3 ，和 Tw有效，在DMA時(shí)， WR置為浮空。 (3)HOLD(輸入，高電平有效 )總線保持請求信號(hào)： 是系統(tǒng)中其它總線主控部件向 CPU發(fā)出的請求 占用總線的控制信號(hào)。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 當(dāng) CPU從 HOLD線 上收到 一個(gè)高電平請求信號(hào)時(shí) ，如果CPU允許讓出總線，就在當(dāng)前總線周期完成時(shí)，于 T4狀態(tài)從 HLDA線上發(fā)出一個(gè)應(yīng)答信號(hào)， 且同時(shí)使具有三態(tài)功能的地址／數(shù)據(jù)總線和控制總線處于浮空。 總線請求部件 收到 HLDA后 ，獲得總線控制權(quán)，從這時(shí)間開始， HOLD和 HLDA都保持高電平。 微型計(jì)算機(jī)原理及應(yīng)用 西南民族大學(xué)電氣信息工程學(xué)院 2022年 1月 3日 (4)HLDA(輸出，高電平有效 )總線保持應(yīng)答信號(hào)：是與 HOLD配合使用的聯(lián)絡(luò)信號(hào)。