微機(jī)原理課程設(shè)計(jì)--基于pc機(jī)isa或pci總線的io卡設(shè)計(jì)(參考版)
2025-06-09 23:04本頁面
【正文】 創(chuàng)新可以是在原有的基礎(chǔ)上進(jìn)行改進(jìn)，使之功能不斷完善，成為真己的東西。在設(shè)計(jì)中，也難免會有所起氣餒，會遇到一些意想不到的疑難問題，在老師的嚴(yán)格要求和幫助下，我得以繼續(xù)把我的畢業(yè)設(shè)計(jì)做下來。同時(shí)也要對機(jī)構(gòu)的各項(xiàng)設(shè)計(jì)過程進(jìn)行逐一的說明，并在老師的要求下，對所設(shè)計(jì)的電路原理圖和生成的 PCB 板用 A3圖紙表達(dá)出來。作為一個(gè)要有所作為的大學(xué)生，我們應(yīng)該具有一定的創(chuàng)新能力。 二十一世紀(jì)的科技競爭主要就是人才的競爭。而設(shè)計(jì)的根本就是更好更和諧的利用已有資源。 “科技以人為本”，縱觀歷史，從遠(yuǎn)古工具的出現(xiàn)到近代工業(yè)革命，科技發(fā)展的根本目的無不是為了使人們從繁重的體力勞動中解放出來。其次自己對之前學(xué)習(xí)的微機(jī)原理的記憶已經(jīng)很模糊，對匯編語言也已經(jīng)基本忘得差不多，以致加大了該次課程設(shè)計(jì)的難度和任務(wù)量。延時(shí)子程序 MOV R5,255 D3:MOV R2,255 D4: DJNZ R2,D4 DJNZ R5,D3 RET END 14 3 總結(jié)與體會 這次這個(gè)單片機(jī)的課程設(shè)計(jì)我們完成的不太理想，在設(shè)計(jì)中遇到了許多問題。狀態(tài) 2 A,B,C 為 010 SETB BB CLR AA CALL DELAY CLR CC SETB BB SETB AA CALL DELAY SETB CC CLR BB CLR AA CALL DELAY SETB CC CLR BB SETB AA CALL DELAY SETB CC SETB BB CLR AA CALL DELAY SETB CC SETB BB SETB AA CALL DELAY JMP MAIN 。狀態(tài) 2 A,B,C 為 100 13 CLR BB SETB AA CALL DELAY 。狀態(tài) 1 A,B,C 為 000 CLR BB CLR AA CALL DELAY 。 。 當(dāng)它處于正向工作狀態(tài)時(shí)（即兩端加上正向電壓），電流從 LED 陽極流向陰 極時(shí)，半導(dǎo)體晶體就發(fā)出從紫外到紅外不同顏色的光線，光的強(qiáng)弱與電流有關(guān)。 PN 結(jié)加反向電壓，少數(shù)載流子難以注入，故不發(fā)光。發(fā)光二極管的核心部分是由 P 型半導(dǎo)體和 N 型半導(dǎo)體組成的晶片，在 P 型半導(dǎo)體和 N 型半導(dǎo)體之間有一個(gè)過渡層，稱為 PN 結(jié)。 12 發(fā)光二級管 發(fā)光二極管簡稱 LED，采用砷化鎵、鎵鋁砷、和磷化鎵等材料制成，其內(nèi)部結(jié)構(gòu)為一個(gè) PN 結(jié)，具有單向?qū)щ娦?。發(fā)光源的引腳為輸入端，受光器的引腳為輸出端，常見的發(fā)光源為發(fā)光二極管，受光器為光敏二極管、光敏三極管 其工作原理時(shí)：在光電耦合器輸入端加電信號使發(fā)光源發(fā)光，光的強(qiáng)度取決于激勵(lì)電流的大小，此 光照射到封裝在一起的受光器上后，因光電效應(yīng)而產(chǎn)生了光電流，由受光器輸出端引出，這樣就可以實(shí)現(xiàn)電一光一電的轉(zhuǎn)換。它由發(fā)光源和受光器兩部分組成。 光電耦合器 用于數(shù)模之間的轉(zhuǎn)換。ULN2803A 已為每個(gè)操作具有 TTL 或 5 V CMOS 器件直接達(dá)林頓對 kΩ 的電阻器系列的基礎(chǔ)。在達(dá)靈頓對可能被連接在較高的電流能力平行。 ULN2803A 裝置由8個(gè) npn的達(dá)林頓對這一功能與開關(guān)電感性負(fù)載共陰極鉗位二極管的高電壓輸出。在此處我選用兩片該芯片。當(dāng) G=1 時(shí)， A 和 B 均處于高阻狀態(tài)。它其實(shí)也是一個(gè)三態(tài)門， 為輸出使能端， G 為低電平時(shí)，緩沖器才能工作， DIR 為傳輸方向控制端。 總線 緩沖器 74LS245 緩沖器主要用于 CPU 總線的緩沖，以增加總線驅(qū)動負(fù)載的能力。 E 為低電平時(shí)，鎖存器才能工作。 74ALS373管腳及功能圖如圖所示。 G 端 (或 STB端 )可直接與 PC104 的鎖存控制信號端 ALE 相連，在 ALE 的下降沿進(jìn)行地址鎖存。當(dāng)三態(tài)端 OE 為有效低電平， 74LS373 的 G 端為輸人選通端， 使能端 G 為有效高電平時(shí)，輸出跟隨輸入變化；當(dāng) G＝ 1 時(shí)，鎖存器處于透明工作狀態(tài)，即鎖存器的輸出狀態(tài)隨數(shù)據(jù)端的變化而變化，即腳1=Di(I=1， 2， … ， 8)。當(dāng) 微處理器 與 存儲器 交換信號時(shí)，首先由CPU 發(fā)出 存儲地址 ，同時(shí)發(fā)出允許鎖存信號 ALE 給鎖存器，當(dāng)鎖存器接到該信號后將地址 /數(shù)據(jù)總線 上的地址鎖存在總線上，隨后才能傳輸數(shù)據(jù)。 地址鎖存器 74ALS373 地址鎖存器就是一個(gè) 暫存器 ，它根據(jù) 控制信號 的狀態(tài)，將總線上地址代碼暫存起來。 由硬件連接圖可知，在設(shè)計(jì)中，我將 8 個(gè)輸入端 Q 全部接地，即低電平，保證了存儲器高 8 位全部為 0。 74LS688 作譯碼器時(shí)， 必須為低電平，且當(dāng)且僅當(dāng)對應(yīng)的 8 個(gè)輸入端 P 與 8 個(gè)輸入端 Q 相等時(shí)， 才會輸出低電平。 接線時(shí)將 A， B， C 接單片機(jī)的高位地址。 G1,G2A,G2B,為數(shù)據(jù)允許輸出端， G2A,G2B 低電平有效。 74ls138 是 3/8 譯碼器，即對 3 個(gè)輸入信號進(jìn)行譯碼。常用的地址譯碼器有 74LS138，其引腳如下圖，功能表見下表。在使能輸入端為有效電平時(shí)，對應(yīng)每一組輸入代碼，能輸入端為有效電平時(shí)，對應(yīng)每一組輸入代碼，只有其中一個(gè)輸出端為有效電平，只有其中一個(gè)輸出端為有效電平，其余輸出端則為非有效電平。 8 74LS138 譯碼器 譯碼是編碼的逆過程，譯碼是編碼的逆過程，它的功能是將具有特定含義的二進(jìn)制碼進(jìn)行辨別，并轉(zhuǎn)換成控制信號，具有譯碼功能的 邏輯電路稱為譯碼器。 我們知道 IEEEP996 是 PC 和 PC/AT 工業(yè)總線規(guī)范， IEEE 協(xié)會將它定義，很明顯 PC104 實(shí)質(zhì)上就是一種緊湊型的 IEEEP996，其信號定義與 PC/AT 相同，但電氣
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號-1