西安交通大學(xué)微電子制造技術(shù)第三章器件技術(shù)(參考版)
2025-05-18 06:09本頁面
【正文】 電信學(xué)院 微電子學(xué)系 45 微電子制造技術(shù) Figure CMOS 結(jié)構(gòu)中寄生的晶體管 T1 T2 RS ntype substrate VSS VDD S D D S G G p+ p+ pwell n+ n+ n+ p+ pMOSFET nMOSFET RW Parasitic Junction Transistors within a CMOS Structure 電信學(xué)院 微電子學(xué)系 46 微電子制造技術(shù) 阻止閂鎖效應(yīng)的制作技術(shù) ? 在晶體管之間制作隔離緩沖區(qū)； ? 在襯底和 CMOS結(jié)構(gòu)之間設(shè)置外延層； ? 用離子注入產(chǎn)生倒摻雜阱。 ? 閂鎖現(xiàn)象是一個非常復(fù)查的概念 。 ? 給定某一工作條件可能開啟寄生晶體管 ， 并且產(chǎn)生低電阻電流路徑流過 CMOS結(jié)構(gòu) 。 電信學(xué)院 微電子學(xué)系 41 微電子制造技術(shù) 用在簡單加熱系統(tǒng)控制中的 BiCMOS mV Measured signal CPU Output Input BiCMOS BiCMOS DAC ADC Digital side Setpoint Feedback 05 V 05 V AMP AMP Drive signal Analog side Heating element Process chamber Temperature sensor + 48 VDC Figure 電信學(xué)院 微電子學(xué)系 42 微電子制造技術(shù) CMOS section Bipolar section INPUT OUTPUT Q1 Q2 Q3 Q4 Figure 簡單的 BiCMOS 反向器 電信學(xué)院 微電子學(xué)系 43 微電子制造技術(shù) 增強型與耗盡型 MOSFET的比較 Figure Gate Source Drain ptype silicon substrate n+ n+ Source Gate Drain p+ p+ ntype silicon substrate Gate Source Drain ntype silicon substrate p+ p+ ptype silicon substrate Gate Source Drain n+ n+ ptype silicon substrate MOSFET Type Mode Standby Condition V GG Switching Requirements Physical Structure nMOS Enhancement Off + nMOS Depletion On pMOS Enhancement Off pMOS Depletion On + 電信學(xué)院 微電子學(xué)系 44 微電子制造技術(shù) COMS器件的閂鎖效應(yīng) ? 與寄生電阻和寄生電容一樣 ， CMOS器件中的pn結(jié)也能產(chǎn)生寄生晶體管 ， 下圖說明了 CMOS反相器中的寄生晶體管 。 下圖表示了一個 BiCOMS芯片用于使用儀器和控制應(yīng)用的基本例子 。 在這種情況下 ， 數(shù) /模 （ D/A） 轉(zhuǎn)換器芯片可以用來提供用作電子機械設(shè)備的控制模擬驅(qū)動信號 。 BiCOMS綜合了COMS結(jié)構(gòu)的低功耗 、 高集成度和 TTL或 ECL器件結(jié)構(gòu)的高電流驅(qū)動能力 。 ? 簡單 CMOS反相器的物理結(jié)構(gòu)如下面的頂視圖和截面圖所示 。nMOS、 TTL和 ECL電路與 CMOS的不同在于即使是沒有輸入信號 ， 這些邏輯器件也會消耗功耗 。 所有尺寸和電壓都必須在通過設(shè)計模型應(yīng)用時統(tǒng)一縮小 ， 這些模型是 IC設(shè)計者們在電路設(shè)計和版圖設(shè)計階段使用的 。 功耗 、 設(shè)計等比縮放技術(shù)和制造工藝的改進相結(jié)合使CMOS技術(shù)在 20世紀(jì) 80年代就成了一種最普遍的器件技術(shù) 。 因此 ， nMOS成為絕大多數(shù)集成電路制造商的選擇 。 電信學(xué)院 微電子學(xué)系 29 微電子制造技術(shù) nMOSFET (nchannel) Gate Source Drain ptype silicon substrate n+ n+ Source Gate Drain Substrate pMOSFET (pchannel) Source Gate Drain p+ p+ ntype silicon substrate Source Gate Drain Substrate Figure Two Types of MOSFETs 電信學(xué)院 微電子學(xué)系 30 微電子制造技術(shù) VDD = + V Open gate (no charge) Lamp (no conduction) Source Drain ptype silicon substrate n+ n+ Gate VG
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1