數(shù)字電路第8章存儲(chǔ)器(參考版)
2025-05-18 01:21本頁(yè)面
【正文】 。 JHR ，知道雙極型、單極型常用的 RAM存儲(chǔ)單元電路及其特點(diǎn)。 PLA的基本概念，熟悉它的結(jié)構(gòu)及應(yīng)用，請(qǐng)?zhí)貏e注意它與一般 ROM電路之間的異同。 QJHR 本章小結(jié) 通過(guò)本章的學(xué)習(xí)要求做到： ，知道存儲(chǔ)器是數(shù)字系統(tǒng)中記憶大量令牌的數(shù)字部件，了解存儲(chǔ)器的分類情況。 （ 1）電路結(jié)構(gòu) JHR JHR 2）電路原理 ◆ T T2管為多發(fā)射極三極管，它們的基極和集電極的信號(hào)電平是作相反變化的，即基極電位高，集電極電位低；基極電位低，集電極電位高。 RAM電路存儲(chǔ)單元 雙極型 RAM電路存儲(chǔ)單元有 TTL、 ECL、 I2L型等多種電路。雙極型電路速度高；單極型功耗低，容量大。 ◆一般 RAM電路還有片選控制端 S， S＝“ 1”時(shí)，RAM可在讀 /寫控制輸入 R/W的作用下作讀出或?qū)懭氩僮鳎?S＝“ 0”時(shí)， RAM被禁止讀寫。 2. 16 1多字一位的 RAM結(jié)構(gòu)框圖◆數(shù)據(jù)的輸入輸出通道是共用的，讀出時(shí)，它是輸出端；寫入時(shí)它是輸入端。 ◆對(duì)于 2n m字位容量的 RAM電路，它共有 n位地址輸入線（即有 2n個(gè)字）和 m位數(shù)據(jù)輸出線。 ◆ RAM的優(yōu)點(diǎn)是讀寫方便，使用靈活；缺點(diǎn)是斷電后存于 RAM的信息會(huì)丟失。雙極型RAM工作速度高，但制造工藝復(fù)雜，成本高，功耗大，集成度低，主要用于高速場(chǎng)合； MOS型 JHR RAM又分為靜態(tài) MOS和動(dòng)態(tài) MOS兩種，制造工藝簡(jiǎn)單，成本低，功耗小，集成度高，但工作速度比雙極型 RAM低。顯然它的功能比 ROM完善，電路也比ROM復(fù)雜。 JHR JHR PLA實(shí)現(xiàn) （ 1）先將邏輯函數(shù) F F F3填入卡諾圖進(jìn)行化簡(jiǎn) JHR ACDCBDCBCBAFACDCBDBAFDCBDCBCBADBAF???????????321JHR （ 2）畫出陣列圖 JHR 第四節(jié) 隨機(jī)存取存儲(chǔ)器（ RAM） 一、功能及結(jié)構(gòu) RAM電路（ Random Access Memory ）是一種能夠選擇任一存儲(chǔ)單元存入或取出數(shù)據(jù)的存儲(chǔ)器 ,是計(jì)算機(jī)的重要記憶部件，用來(lái)存儲(chǔ)數(shù)據(jù)或指令。 （ 2）依題意列出真值表 （ 3）畫出卡諾圖 JHR JHR （ 4）化簡(jiǎn)卡諾圖得最簡(jiǎn)函數(shù)表達(dá)式 P X ZP X YYXPZXPYZNZYXX Y ZZYXZYXW?????????（ 5）畫出 PLA陣列圖 JHR ［例題］分別用 ROM和 PLA實(shí)現(xiàn)下列函數(shù)，分別畫出相應(yīng)的電路圖。 JHR 設(shè)輸入的一位二進(jìn)制數(shù) X為被加（減）數(shù)，另一位二進(jìn)制數(shù) Y為加數(shù)（減數(shù)）， Z為低位向本位的進(jìn)位（借位）。 ［例題］試用 PLA實(shí)現(xiàn)一位二進(jìn)制全加、全減電路。 ◆ GLA通用陣列可克服 PLA上面兩個(gè)毛病，它采用 E2COMS工藝，即電改寫 COMS工藝，能在很短時(shí)間內(nèi)完成電擦除和電改寫的任務(wù)，而且與EPROM一樣，可多次改寫。 JHR ◆ PLA器件一般采用熔絲工藝，一次編程后，不能再改寫，給使用者帶來(lái)不方便，而且一旦選用了某種 PLA電路。因此在用 PAL構(gòu)成實(shí)現(xiàn)某個(gè)邏輯函數(shù)的電路時(shí)，每個(gè)輸出所表示的與或函數(shù)中，與項(xiàng)數(shù)不能超過(guò)或門陣列所固定的數(shù)目，目前在 PAL產(chǎn)品中或門陣列固定數(shù)目最大為 8。 JHR JHR （ 2）由狀態(tài)轉(zhuǎn)換圖畫次態(tài)卡諾圖 JHR JHR JHR 與 陣 列 或 陣 列 JHR 三、 PAL和 GAL的簡(jiǎn)單說(shuō)明 1. PAL可編程序陣列邏輯 ◆ PLA的與門陣列及或門陣列均是可編程的，其靈活性較大，但也帶來(lái)編程困難、價(jià)格較高的問(wèn)題。 ［例題］用組合 PLA及維持阻塞 D觸發(fā)器構(gòu)成時(shí)序PLA，完成同步十六進(jìn)制加計(jì)時(shí)器計(jì)數(shù)功能。 ［例題］用 PLA陣列實(shí)現(xiàn)四位二進(jìn)制碼轉(zhuǎn)換成四位 Gray 碼的碼制變換器。其字線的內(nèi)容是根據(jù)函數(shù)式“可編排”的。 一般 ROM用最小項(xiàng)來(lái)設(shè)計(jì)譯碼陣列，一般 ROM有 2n根字線，且以最小項(xiàng)順序編排，不可隨意亂編。 JHR 一、 PLA的基本概念 PLA與一般 ROM電路比較： 相同點(diǎn)：均由一個(gè)“與”陣列和一個(gè)“或”陣列組成。 JHR （ 2）利用卡諾圖將函數(shù) F1～ F4寫成最小項(xiàng)之和的形式，得 F1＝ ∑（ 0， 1， 2， 3， 7， 8， 9， 10， 13， 15） F2＝ ∑（ 0， 2，
環(huán)評(píng)公示相關(guān)推薦
鄂ICP備17016276號(hào)-1