【正文】 當程序和數(shù)據(jù)存于外部存儲器時，如果一條單操作數(shù)寫指令后跟著一條雙操作數(shù)讀指令或一條 32位操作數(shù)讀指令時，流水線沖突就會發(fā)生。外部總線讀寫優(yōu)先權如圖 842所示，在一個指令周期內(nèi)的 CPU寫讀 讀操作時序，包括讀取一條指令、讀寫外部數(shù)據(jù)操作數(shù)。 2． McBSP結構及工作原理 16位外設總線 RSR RBR XSR DRR DXR 擴展 壓縮 SPCR RCR XCR SRGR PCR MCR RCER XCER 時鐘和幀 同步信號 發(fā)生和 控制 多通道選擇 RINT XINT REVT XEVT REVTA XEVTA 中斷到 CPU 同 步 事 件 到 DMA DR DX CLKX CLKR FSX FSR CLKS 圖 827 McBSP內(nèi)部結構 表 811 McBSP寄存器列表 地 址 子地址 名稱縮寫 寄存器名稱 * McBSP0 McBSP1 McBSP2 — — — — RBR[l,2] 接收移位寄存器 l,2 — — — — RSR[1,2] 接收緩沖寄存器 l,2 — — — — XSR[1,2] 發(fā)送移位寄存器 l,2 0020H 0040H 0030H — DRR2x 數(shù)據(jù)接收寄存器 2 0021H 0041H 0031H — DRR1x 數(shù)據(jù)接收寄存器 1 0022H 0042H 0032H — DXR2x 數(shù)據(jù)發(fā)送寄存器 2 0023H 0043H 0033H — DXR1x 數(shù)據(jù)發(fā)送寄存器 1 0038H 0048H 0034H — SPSAx 子地址寄存器 0039H 0049H 0035H 0000H SPCR1x 串口控制寄存器 1 0039H 0049H 0035H 0001H SPCB2x 串口控制寄存器 2 0039H 0049H 0035H 0002H RCR1x 接收控制寄存器 1 0039H 0049H 0035H 0003H RCR2x 接收控制寄存器 2 0039H 0049H 0035H 0004H XCR1x 發(fā)送控制寄存器 1 0039H 0049H 0035H 0005H XCR2x 發(fā)送控制寄存器 2 0039H 0049H 0035H 0006H SRGR1x 采樣率發(fā)生寄存器 1 0039H 0049H 0035H 0007H SRGR2x 采樣率發(fā)生寄存器 2 0039H 0049H 0035H 0008H MCR1x 多通道寄存器 1 0039H 0049H 0035H 0009H MCR2x 多通道寄存器 2 0039H 0049H 0035H 000AH RCERAx 接收通道使能寄存器 A 0039H 0049H 0035H 000BH RCERBx 接收通道使能寄存器 B 0039H 0049H 0035H 000CH XCERAx 發(fā)送通道使能寄存器 A 0039H 0049H 0035H 000DH XCERBx 發(fā)送通道使能寄存器 B 0039H 0049H 0035H 000EH PCRx 引腳控制寄存器 3． McBSP串口配置 15 14～ 13 12～ 11 10～ 8 7 6 5～ 4 3 2 1 0 DLB RJUST CLKSTP 保留 DXENA ABIS RINTM RSYNCERR RFULL RRDY RRST RW， +0 RW， +0 RW， +0 R， +0 RW， +0 RW， +0 RW， +0 RW， +0 R， +0 R， +0 RW， +0 圖 828 串口接收控制寄存器 SPCR1結構 15～ 10 9 8 7 6 5～ 4 3 2 1 0 保留 free soft FRST GRST XINTM XSYNCERR XEMPTY XRDY XRST R， +0 RW， +0 R， +0 RW， +0 RW， +0 RW， +0 RW， +0 R， +0 R， +0 RW， +0 圖 829 串口發(fā)送控制寄存器 SPCR2的結構 15～ 14 13 12 11 10 9 8 保留 XIOEN RIOEN FSXM FSRM CLKXM CLKRM R， +0 RW， +0 RW， +0 RW， +0 RW， +0 RW， +0 RW， +0 7 6 5 4 3 2 1 0 保留 CLKSSTAT DXSTAT DRSTAT FSXP FSRP CLKXP CLKRP R， +0 R， +0 R， +0 R， +0 RW， +0 RW， +0 RW， +0 RW， +0 圖 830 串口引腳控制寄存器 PCR的結構 4．接收和發(fā)送寄存器 RCR[1,2],XCR[1,2] 15 14～ 8 7～ 5 4～ 0 保留 RFRLEN1 RWDLEN1 保留 R， +0 RW， +0 RW， +0 R， +0 圖 831 接收控制寄存器 RCR1 15 14～ 8 7～ 5 4～ 3 2 1～ 0 RPHASE RFRLEN2 RWDLEN2 RCOMPAND RFIG RDATDLY WR， +0 RW， +0 RW， +0 WR， +0 WR， +0 WR， +0 圖 832 接收控制寄存器 RCR2 15 14～ 8 7～ 5 4～ 0 保留 XFRLEN1 XWDLEN1 保留 R， +0 RW， +0 RW， +0 R， +0 圖 833 發(fā)送控制寄存器 XCR1 15 14～ 8 7～ 5 4～ 3 2 1～ 0 XPHASE XFRLEN2 XWDLEN2 XCOMPAND XFIG XDATDLY WR， +0 RW， +0 RW， +0 WR， +0 WR， +0 WR， +0 圖 834 發(fā)送控制寄存器 XCR2 5．發(fā)送和接收工作步驟 表 812 McBSP復位狀態(tài) McBSP引腳 引腳狀態(tài) 芯片復位RS McBSP復位 接收復位 RRST=0， GRST=0 發(fā)送復位 XRST=0， GRST=0 DR 輸入 輸入 輸入 CLKR 輸入 /輸出 /高阻 輸入 如果為輸入，狀態(tài)已知 如果輸出， CLKR運行 FSR 輸入 /輸出 /高阻 輸入 如果為輸入，狀態(tài)已知 如果輸出， FSRP未激活 CLKS 輸入 /輸出 /高阻 輸入 輸入 DX 輸出 輸入 高阻 高阻 CLKX 輸入 /輸出 /高阻 輸入 如果為輸入，狀態(tài)已知 如果輸出， CLKX運行 FSX 輸入 /輸出 /高阻 輸入 如果為輸入，狀態(tài)已知 如果輸出， FSXP未激活 CLKS 輸入 輸入 輸入 6．多通道選擇配置 15～ 9 8～ 7 6～ 5 4～ 2 1 0 保留 RPBBLK RPABLK RCBLK 保留 RMCM R， +0 RW， +0 RW， +0 R， +0 R， +0 WR， +0 圖 835 McBSP多通道寄存器 MCR1 15～ 9 8～ 7 6～ 5 4～ 2 1～ 0 保留 XPBBLK XPABLK XCBLK XMCM R， +0 RW， +0 RW， +0 R， +0 WR， +0 圖 836 McBSP多通道寄存器 MCR2 15 14 13 12 11 10 9 8 RCEA15 RCEA14 RCEA13 RCEA12 RCEA11 RCEA10 RCEA9 RCEA8 WR， +0 RW， +0 RW， +0 WR， +0 WR， +0 WR， +0 WR， +0 WR， +0 7 6 5 4 3 2 1 0 RCEA7 RCEA6 RCEA5 RCEA4 RCEA3 RCEA2 RCEA1 RCEA0 WR， +0 RW， +0 RW， +0 WR， +0 WR， +0 WR， +0 WR， +0 WR， +0 圖 837 A區(qū)接收通道使能寄存器 RCERA 15 14 13 12 11 10 9 8 RCEB15 RCEB14 RCEB13 RCEB12 RCEB11 RCEB10 RCEB9 RCEB8 WR， +0 RW， +0 RW， +0 WR， +0 WR， +0 WR， +0 WR， +0 WR， +0 7 6 5 4 3 2 1 0 RCEB7 RCEB6 RCEB5 RCEB4 RCEB3 RCEB2 RCEB1 RCEB0 WR， +0 RW， +0 RW， +0 WR， +0 WR， +0 WR， +0 WR， +0 WR， +0 圖 838 B區(qū)接收通道使能寄存器 RCERB 15 14 13 12 11 10 9 8 XCEA15 XCEA14 XCEA13 XCEA12 XCEA11 XCEA10 XCEA9 XCEA8 WR， +0 RW， +0 RW， +0 WR， +0 WR， +0 WR， +0 WR， +0 WR， +0 7 6 5 4 3 2 1 0 XCEA7 XCEA6 XCEA5 XCEA4 XCEA3 XCEA2 XCEA1 XCEA0 WR， +0 RW， +0 RW， +0 WR， +0 WR， +0 WR， +0 WR， +0 WR， +0 圖 839 A區(qū)發(fā)送通道使能寄存器 XCERA 15 14 13 12 11 10 9 8 XCEB15 XCEB14 XCEB13 XCEB12 XCEB11 XCEB10 XCEB9 XCEB8 WR， +0 RW， +0 RW， +0 WR， +0 WR， +0 WR， +0 WR， +0 WR， +0 7 6 5 4 3 2 1