數(shù)據(jù)選擇器實(shí)驗(yàn)報(bào)告5則范文(參考版)
2025-04-30 03:40本頁(yè)面
【正文】 實(shí)驗(yàn)體會(huì)： 通過(guò)這次實(shí)驗(yàn)讓我學(xué)會(huì)了如何掌握利用 EDA 軟件進(jìn)行原理圖輸入方式的電子線(xiàn)路設(shè)計(jì)的詳細(xì)流程，利用 QuartusII 的原理圖輸入方法設(shè)計(jì)簡(jiǎn)單組合電路，掌握層次化設(shè)計(jì)的方法。 4 位全加器電路原理 圖如圖： 4 位全加器仿真圖如圖： 四、仿真分析及心得體會(huì)仿真分析： 四位全加器 S0 為和位， C0 為進(jìn)位，當(dāng) a0=1， b0=1時(shí)， S0=0， C0=1,就是和位為零，進(jìn)位進(jìn) 1。 二、實(shí)驗(yàn)原理 一個(gè) 4 位全加器可以由 4 個(gè)一位全加器構(gòu)成，加法器間的進(jìn)位可以串行方式實(shí)現(xiàn)，即將低位加法器的進(jìn)位輸出 cout與相鄰的高位加法器的最低進(jìn)位輸入信號(hào) cin相接。 通過(guò)本次實(shí)踐操作，也讓我深刻明白：只有將課本上的理論知識(shí)，結(jié)合實(shí)踐不斷練習(xí)，不斷總結(jié)提煉，反復(fù)思考實(shí)踐中的經(jīng)驗(yàn)教訓(xùn)，才能夠真正消化為自己的知識(shí)。但仿真軟件的操作環(huán)境比較理想化，實(shí)物操作時(shí)會(huì)受到部分因素的干擾，例如在仿真電路中電路完全沒(méi)有問(wèn)題，但當(dāng)焊接好實(shí)物后，定時(shí)電路與搶答電路單獨(dú)運(yùn)行都沒(méi)有問(wèn)題，但互相反饋時(shí)互相干擾。從這一點(diǎn)，折射出自己在平時(shí)的學(xué)習(xí)中較死板，缺乏變通思考的能力。 本設(shè)計(jì)的難點(diǎn)在于時(shí)序控制電路的設(shè)計(jì)，如何在第一位搶答者搶答題目后讓編碼器停止工作；如何使計(jì)時(shí)電路在搶答后停止倒計(jì)時(shí)；如何讓定時(shí)電路和搶答電路同時(shí)清零。 30 秒內(nèi)當(dāng)選手按動(dòng)搶答鍵，搶答電路和定時(shí)電路停止工作，同時(shí)數(shù)碼管顯示相應(yīng)選手的編號(hào)。 c.當(dāng)設(shè)定的搶答時(shí)間到，無(wú)人搶答時(shí)搶答電路和定時(shí)電路停止工作。 3．時(shí)序控制電路設(shè)計(jì) 時(shí)序控制電路是搶答器設(shè)計(jì)的關(guān)鍵，需要完成以下三項(xiàng)功能： “開(kāi)始”位置時(shí)，搶答電路和定時(shí)電路進(jìn)入正常搶 數(shù)字電子設(shè)計(jì)課程設(shè)計(jì) 答工作狀態(tài)。計(jì)數(shù)器遞減計(jì)數(shù)至 00，十位 74LS192 借位輸出端為低電平，計(jì)數(shù)器停止工作，產(chǎn)生報(bào)警。搶答開(kāi)始前主持人閉合開(kāi)關(guān)， 74LS192 的置數(shù)端 PL 為低電平有效，處于置數(shù)狀態(tài)，數(shù)碼管顯示定時(shí)時(shí)間。 由以上集成芯片設(shè)計(jì)的定時(shí)電路如下圖所示。 數(shù)字電子設(shè)計(jì)課程設(shè)計(jì) 圖 2 多諧振蕩器 因?yàn)橹芷跒橐幻?，所以頻率是 1 赫茲。 計(jì)數(shù)器的時(shí)鐘脈沖由秒脈沖 電路提供。由功能真值表可知，只需將個(gè)位 74LS192 的借位輸出端 BO 與十位 74LS192的 CPd 即可實(shí)現(xiàn) 100 進(jìn)制減計(jì)數(shù)。圖 174LS192引腳圖和邏輯圖 P0、 P P P3—— 置數(shù)并行數(shù)據(jù)輸入； Q0、 Q Q Q3—— 計(jì)數(shù)數(shù)據(jù)輸出； CR———————— 清零端； LD———————— 置數(shù)端； CPu——————— 加法計(jì)數(shù) CP 輸入； CPd——————— 減法計(jì)數(shù) CP 輸入； CO———————— 進(jìn)位輸出端； BO———————— 借位輸出端。七段顯示譯碼器一般與七段數(shù)碼顯示器相連，共同構(gòu)成四輸入端的數(shù)碼顯示電路。 RBI 為動(dòng)態(tài)滅燈輸入，當(dāng) LT=1， RBI=0 且輸入均為 0 時(shí)，輸出均 為低電平，數(shù)碼管“滅零”。 BI/RBO 為滅燈輸入，當(dāng) BI=0 時(shí)，所有字形熄滅。 74LS48 為七段顯示譯碼器。本設(shè)計(jì)中，將 S2 均接高電平，僅利用 S1 控制輸出。 74LS279 是由 4 個(gè) RS 鎖存器組成，且均為與非 門(mén)構(gòu)成的 RS 鎖存器。因此，可根據(jù) EI、 EO、 GS 功能擴(kuò)展端的特點(diǎn)，對(duì)電路進(jìn)行相應(yīng)控制。 74LS148是一八線(xiàn) 三線(xiàn)優(yōu)先編碼器，該編碼器由 8個(gè)信號(hào)輸入端，3 個(gè)二進(jìn)制輸出端，輸入輸出均為低電平有效。 四．實(shí)驗(yàn)器材 74LS48， 72LS192， 74LS27 74LS1 4 74LS00、 74LS0 74LS 3 NE5 5 CC4511各幾個(gè)，數(shù)碼管三個(gè)，發(fā)光二極管一個(gè)，開(kāi)關(guān)、電阻、電容若干 仿真： Multisim8仿真軟件 五．實(shí)驗(yàn)步驟 1．搶答電路設(shè)計(jì) 搶答電路的功能有兩個(gè)：一是能分辨出選手按按鈕的先后，并鎖存優(yōu)先搶答者的編號(hào)，供譯碼顯示電路用；二是要使其他選手的按鈕操作無(wú)效。主持人對(duì)整體電路的控制只需幾個(gè)門(mén)電路就可完成，不必用特別的芯片來(lái)組成控制電路；更容易實(shí)現(xiàn)報(bào)警提示功能，在有選手搶答后或者計(jì)時(shí)開(kāi)始和結(jié)束時(shí)。 上述方案所示搶答器的工作過(guò)程：主持人按動(dòng)開(kāi)始搶答的開(kāi)關(guān)后，最先搶答的選手的電平信號(hào)先經(jīng)過(guò)優(yōu)先編碼器，再依次經(jīng)過(guò)數(shù)據(jù)鎖存器，此時(shí)已經(jīng)限制了其他選手的搶答，信號(hào)再經(jīng)過(guò)譯碼器和七段數(shù)碼顯示器，將最先搶答的該選手的編號(hào)顯示出來(lái)， 并同時(shí)產(chǎn)生報(bào)警信號(hào)，到此完成的是搶答功能；如果沒(méi)有人搶答， 30 秒減計(jì)數(shù)器減到 00 時(shí)也會(huì)發(fā)出報(bào)警信號(hào)，此時(shí)完成計(jì)時(shí)功能。若選手在定時(shí)時(shí)間內(nèi)按動(dòng)搶答按鈕時(shí)，搶答器要完成以下四項(xiàng)工作：，并由鎖存器進(jìn)行鎖存，然后由譯碼顯示電路顯示編號(hào)； 發(fā)出短暫聲響，提醒節(jié)目主持人注意； ，避免其他選手再次進(jìn)行搶答； ，時(shí)間顯示器上顯示剩余的搶答時(shí)間，并保持到主持人將系統(tǒng)清零為止。當(dāng)節(jié)目主持人宣布“搶答開(kāi)始”，同時(shí)將控制開(kāi)關(guān)撥到“開(kāi)始”位置，搶答器處于工作狀態(tài)，定時(shí)器開(kāi)始倒計(jì)時(shí)。擴(kuò)展電路完成定時(shí)搶答及報(bào)警功能。 3．如果定時(shí)搶答的時(shí)間已到，卻沒(méi)有選手搶答，則本次搶答無(wú)效，系統(tǒng)封鎖輸入電路，禁止選手超時(shí)后搶答，時(shí)間顯示器上顯示 ．實(shí)驗(yàn)原理 根據(jù)對(duì)功能要求的簡(jiǎn)要分析，將定時(shí)搶答器電路分為主題電路和擴(kuò)展電路兩部分。當(dāng)節(jié)目支持人按下“開(kāi)始”按鈕后，要求定時(shí)器立即倒計(jì)時(shí)，并在顯示器上顯示。優(yōu)先搶答選手的編號(hào)一直保持到主持人將系統(tǒng)清零為止。搶答開(kāi)始后，若有選手按動(dòng)搶答按鈕，編號(hào)立即鎖存，并在 LED 數(shù)碼管上顯
畢業(yè)設(shè)計(jì)相關(guān)推薦
鄂ICP備17016276號(hào)-1