數(shù)據(jù)選擇器實驗報告5則范文-資料下載頁
2025-04-26 03:40本頁面
【正文】 — 加法計數(shù) CP 輸入； CPd——————— 減法計數(shù) CP 輸入； CO———————— 進(jìn)位輸出端； BO———————— 借位輸出端。 根據(jù)設(shè)計要求，需要兩片 74LS192 構(gòu)成 100 進(jìn)制減計數(shù)器。由功能真值表可知，只需將個位 74LS192 的借位輸出端 BO 與十位 74LS192的 CPd 即可實現(xiàn) 100 進(jìn)制減計數(shù)。值得注意的是，要使其實現(xiàn)減計數(shù)，CPu 端口必須接高電平。 計數(shù)器的時鐘脈沖由秒脈沖 電路提供。秒脈沖電路由 555 構(gòu)成的多諧振蕩器構(gòu)成，如圖 2 所示，諧振蕩器無需外加輸入信號就能在接通電源自行產(chǎn)生矩形波輸出。 數(shù)字電子設(shè)計課程設(shè)計 圖 2 多諧振蕩器 因為周期為一秒，所以頻率是 1 赫茲。圖中電容的充放電時間分別是： t1=RB C ln2≈ Ct2=(RA+RB) C ln2≈ (RA+RB)C所以 555的 3 端輸出的頻率為： f=1/(t1+t2)≈ [(2RA+RB)C]我們采用的電阻和電容值分別是： RA=15KΩ， R2=68KΩ， C1=10uf,滿足上式 ，即得到的是秒脈沖。 由以上集成芯片設(shè)計的定時電路如下圖所示。 工作原理： 555 構(gòu)成秒脈沖產(chǎn)生電路為計時電路提供脈沖。搶答開始前主持人閉合開關(guān)， 74LS192 的置數(shù)端 PL 為低電平有效，處于置數(shù)狀態(tài)，數(shù)碼管顯示定時時間。搶答開始，主持人打開開關(guān)，計數(shù)器處于計數(shù)狀態(tài)， 555 產(chǎn)生的秒脈沖與十位 74LS192 借位輸出端（其初始狀態(tài)為高電平）相與。計數(shù)器遞減計數(shù)至 00，十位 74LS192 借位輸出端為低電平，計數(shù)器停止工作，產(chǎn)生報警。計時期間有人搶答，減計數(shù)器停止計時，顯示器上顯示此刻時間。 3．時序控制電路設(shè)計 時序控制電路是搶答器設(shè)計的關(guān)鍵，需要完成以下三項功能： “開始”位置時，搶答電路和定時電路進(jìn)入正常搶 數(shù)字電子設(shè)計課程設(shè)計 答工作狀態(tài)。 ，搶答電路和定時電路停止工作。 c.當(dāng)設(shè)定的搶答時間到，無人搶答時搶答電路和定時電路停止工作。 通過控制電路將搶答、定時電路進(jìn)行連接后，構(gòu)成了搶答器電路的整體設(shè)計，總電路圖如圖 17 所示： 主電路： 數(shù)字電子設(shè)計課程 設(shè)計 六，實驗結(jié)論 1．主持人將開關(guān)撥到開始的位置，搶答電路和定時電路進(jìn)入正常搶答狀態(tài)。 30 秒內(nèi)當(dāng)選手按動搶答鍵，搶答電路和定時電路停止工作，同時數(shù)碼管顯示相應(yīng)選手的編號。 30 秒內(nèi)無人搶答，搶答電路和定時電路停止工作，選手再按搶答鍵，將不會顯示編號，同時定時電路顯示 ．實驗小結(jié) 通過本次課程設(shè)計，不僅有效鞏固了本學(xué)期所學(xué)數(shù)電的相關(guān)知識，加強(qiáng)了對重要知識點的記憶和理解，還學(xué)會如何運(yùn)用 Multisim8 仿真進(jìn)行仿真，以及如何使用面包板進(jìn)行實物制作，受益匪淺，現(xiàn)總結(jié)如下。 本設(shè)計的難點在于時序控制電路的設(shè)計，如何在第一位搶答者搶答題目后讓編碼器停止工作；如何使計時電路在搶答后停止倒計時；如何讓定時電路和搶答電路同時清零。設(shè)計過程中，根據(jù)以往搶答器設(shè)計思路，及查閱相關(guān)資料，可運(yùn)用 74LS279 的輸出 1Q 完成上述控制任務(wù)。從這一點，折射出自己在平時的學(xué)習(xí)中較死板，缺乏變通思考的能力。 在電路仿真的過程中，由于 Multisim8 操作相對較簡單，因此在仿真過程中較為順利。但仿真軟件的操作環(huán)境比較理想化，實物操作時會受到部分因素的干擾，例如在仿真電路中電路完全沒有問題，但當(dāng)焊接好實物后，定時電路與搶答電路單獨(dú)運(yùn)行都沒有問題，但互相反饋時互相干擾。最終通過與互相討論，請教老師，解決了問題。 通過本次實踐操作，也讓我深刻明白：只有將課本上的理論知識，結(jié)合實踐不斷練習(xí)，不斷總結(jié)提煉，反復(fù)思考實踐中的經(jīng)驗教訓(xùn)，才能夠真正消化為自己的知識。 第五篇：全加器實驗報告 4 位全加器的設(shè)計實驗報告 班級：通信 122班學(xué)號： 12090216姓名：韋建萍 一、實驗?zāi)康? 熟悉利用 QuartusII 的原理圖輸入方法設(shè)計簡單組合電路，掌握層次化設(shè)計的方法，并通過一個 4 位全加器的設(shè)計，掌握利用 EDA 軟件進(jìn)行原理圖輸入方式的電子線路設(shè)計的詳細(xì)流程。 二、實驗原理 一個 4 位全加器可以由 4 個一位全加器構(gòu)成，加法器間的進(jìn)位可以串行方式實現(xiàn)，即將低位加法器的進(jìn)位輸出 cout與相鄰的高位加法器的最低進(jìn)位輸入信號 cin相接。 加法器舉例說明：設(shè) M=1101， N=1110， CIN=0，則 半加器（設(shè)其名為 h_adder）的電路： 全加器（設(shè)其名為 f_adder）的電路： 三、實驗內(nèi)容和步驟 完成半加器和全加器的設(shè)計，包括原理圖輸入、編譯、綜合、適配、仿真；半加器電路原理設(shè)計圖如圖： 半加器電路仿真圖如圖： 全加器電路原理設(shè)計圖如圖： 全加器電路仿真圖如圖： 建立一個更高層次的原理圖設(shè)計，利用以上獲得的 1位全加器構(gòu)成 4 位全加器，并完成編譯、綜合、適配、仿真。 4 位全加器電路原理 圖如圖： 4 位全加器仿真圖如圖： 四、仿真分析及心得體會仿真分析： 四位全加器 S0 為和位， C0 為進(jìn)位，當(dāng) a0=1， b0=1時， S0=0， C0=1,就是和位為零，進(jìn)位進(jìn) 1。以此類推，當(dāng) a1=1， b1=0， C0=1 時，和位S0=0,進(jìn)位 C0=1。 實驗體會： 通過這次實驗讓我學(xué)會了如何掌握利用 EDA 軟件進(jìn)行原理圖輸入方式的電子線路設(shè)計的詳細(xì)流程，利用 QuartusII 的原理圖輸入方法設(shè)計簡單組合電路，掌握層次化設(shè)計的方法。
畢業(yè)設(shè)計相關(guān)推薦
鄂ICP備17016276號-1