【正文】 并行接口主要使用 36 針接頭和 25 針 D 形接頭，目前以 25 針 D 形接頭為主。但在并行傳輸中，干擾會(huì)隨線路長(zhǎng)度的增加而增加，產(chǎn)生傳輸錯(cuò)誤。 完成這種轉(zhuǎn)換功能的電路 叫做通用異步收發(fā)機(jī)UART。 9 針 D 形連接器，有些老式則使用25 針 D 形連接器。 單 片 機(jī) RS232電平轉(zhuǎn)換 PC機(jī) 第四章 基于 MAX232 通訊模塊 29 兩種接口方式 串行接口方式 串口是計(jì)算機(jī)的標(biāo)準(zhǔn)接口， PC 機(jī)一般至少有兩個(gè)串行口 Com1 和 Com2。 該系列 串口 提供了外部設(shè)備與計(jì)算機(jī)的數(shù)據(jù)傳輸和通信信道。設(shè)計(jì)中的計(jì)算機(jī)，單片機(jī)從機(jī)通過串行接口，構(gòu)成的主從式系統(tǒng) 就可以 設(shè)計(jì)基本的串口通信功能 。 系統(tǒng)設(shè)計(jì)總體方案 單片機(jī)內(nèi)部有一個(gè)全雙工收發(fā)器緩沖（ SBUF） ，兩個(gè) 物理上獨(dú)立的接收發(fā)送器，可以接受也可以傳輸數(shù)據(jù)，它們共享相同的地址 99H。 在一般的利用 PC 機(jī)對(duì)單片機(jī)進(jìn)行控制的場(chǎng)合，都是采用 Windows 作為上位機(jī)的平臺(tái) ， 具有友好的界面，編程和操作更容易。在單片機(jī)的輸入 /輸出控制，除了直接連接小鍵盤和液晶顯示等方法，一般通過串口與電腦通信。整個(gè)網(wǎng)絡(luò)模式在現(xiàn)代工業(yè)控制系統(tǒng)有一個(gè)傳統(tǒng)的獨(dú)立控制系統(tǒng)無法比擬的先進(jìn)，不僅可以大大提高生產(chǎn)效率的工業(yè)設(shè)備，還可大大提高安全性和可靠性 。本文采用 3 個(gè) CA3140來構(gòu)成雙高阻抗差分輸入電路。還具有自身補(bǔ)償能力來達(dá)到穩(wěn)定的放大增益；輸出 部分含有自身保護(hù)電路來保護(hù)由于負(fù)載短路造成的損害。輸入電路 PMOS 提供非常高的阻抗。處理電路采用多級(jí)放大電路。具有體積小，重量輕，抗干擾能力強(qiáng)，所以可以應(yīng)用于傳統(tǒng)測(cè)量。 這樣可以減少元器件數(shù)量、 降低線路復(fù)雜程度，同時(shí)降低故障機(jī)率及提高硬件設(shè)計(jì)的靈活性。 這便 簡(jiǎn)化第三章 PH測(cè)量系統(tǒng)的硬件設(shè)計(jì) 27 電路，適應(yīng) 了單片機(jī)較高總線速度的要求。 GAL16V8 借助于全部功能 / 熔絲圖 /參數(shù)的兼容性能夠仿真任何一種 PAL 結(jié)構(gòu)。 依靠輸出邏輯宏單元（ OLMC）允許用戶來構(gòu)建，這種通用的結(jié)構(gòu)提供了最大的設(shè)計(jì)靈活性。 表 31 74LS244 真值 L=低邏輯電平 ； H=高邏輯電平 ； X=低或高邏輯電平 ； Z=高阻抗 GAL16V8 以最大 的傳輸延遲時(shí)間，結(jié)合高性能的 CMOS 工藝與電可擦懸浮柵工藝可為 PLD 市場(chǎng)提供最高速度的性能。 74LS244 由 2 組、每組四路輸入、輸出構(gòu)成。各引腳的含義為： A0A15 為 16 根地址線，可尋址 32K 字節(jié)； O0O7 為數(shù)據(jù)輸出線； CE 為片選線； OE/VPP 為數(shù)據(jù)輸出選通線 /編程電源。 程序存儲(chǔ)器 27256 主要存儲(chǔ)漢字庫(kù)。 第三章 PH測(cè)量系統(tǒng)的硬件設(shè)計(jì) 25 圖 313 28C24 引腳 28C64 主要用來存儲(chǔ)標(biāo)定數(shù)據(jù)、斜率、歷史曲線。這樣電路可以驅(qū)動(dòng)大電容或低阻抗負(fù)載，可以直接與系統(tǒng)總線接口并驅(qū)動(dòng)總線，而不需要外接口。當(dāng)使能為低時(shí)，輸出將所存在已建立的數(shù)據(jù)電平上。 圖 312 74LS373 引腳 373 引出端符號(hào)： D0～ D7數(shù)據(jù)輸入端 OE三態(tài)允許控制端（低電平有效） LE鎖存允許端 O0O7輸出端 地址鎖存器 74LS373 能夠進(jìn)行三態(tài)總線驅(qū)動(dòng)輸出；置數(shù)全并行存??；緩沖控制輸入；使能輸入有改善抗擾度的滯后作 用。當(dāng) LE 為低電平時(shí)， O 被第三章 PH測(cè)量系統(tǒng)的硬件設(shè)計(jì) 24 鎖存在已建立的數(shù)據(jù)電平。當(dāng) OE 為高電平時(shí)， O0O7呈高阻態(tài)，即不驅(qū)動(dòng)總線，也不為總線的負(fù)載，但鎖存器內(nèi)部的邏輯操作不受影響。 373 為三態(tài)輸出的 8 D 透明鎖存器 , 373 的輸出端 O0O7 可直接與總線相連。由于該最小應(yīng)用系統(tǒng)只能用作一些小型的數(shù)字量的測(cè)控單元，這樣不能滿足本設(shè)計(jì)的要求，所以要外擴(kuò)程序存儲(chǔ)器。 圖 311 總線擴(kuò)展電路 本設(shè)計(jì)使用的復(fù)位電路為按鍵電平復(fù)位電路，它是通過 RST 段經(jīng)電阻與電源 VCC 接通而實(shí)現(xiàn)的。 所以，可選擇反向擊穿電壓為 78V以上的整流二極管。 最后，選擇整流二極管。即 U2=。 其次，確定變壓器。 7805 輸入電壓為 7 到 30V， 7905 的輸入電壓為 7 到 30V。第二排電容用來改善輸入電壓波紋的；第三排是消除模塊輸出高頻噪聲，增強(qiáng)電壓穩(wěn)定的電容。保護(hù)電路就有過流，過熱及短路保護(hù)功能。 輸入端接整流濾波電路，輸出端接負(fù)載，公共端接輸入輸出的公共連接點(diǎn)。 12V。這里選擇串行接口。該元件可提 供三種控制接口： 8 位微處理器接口、 4 位微處理器接口、串行接口?？娠@示 192（列） 64（行）點(diǎn)陣。由單片機(jī)鍵盤子程序控制鍵盤的按鍵操作。 回車鍵即為輸入、確認(rèn)鍵，接入單片機(jī) P10 管腳。復(fù)位鍵通過 +5V電源與開關(guān)接入單片機(jī)的 RESET 管腳，到開關(guān)按下則 RESET 管腳輸入高電平，使單片機(jī)復(fù)位。 電源鍵按下為整個(gè)電路通電，所有模塊、器件初始化，時(shí)鐘開始計(jì)時(shí)。 信號(hào)經(jīng)單片機(jī)后，需將信號(hào)再次模數(shù)轉(zhuǎn)換，才能顯示。運(yùn)算放大器輸出 Vo 還作為 DAC0832 的基準(zhǔn)電壓 ,數(shù)字量由 CPU送來。 電流信號(hào)和電壓信號(hào)的輸出范圍可通過儀器內(nèi)部的切換開關(guān)進(jìn)行切換。 信號(hào)輸出電路 單片機(jī)微機(jī)系統(tǒng)輸出的數(shù)字信號(hào)經(jīng) DAC0832 送入輸出電路。當(dāng) CS=0、 ILE= WR1=0時(shí)，數(shù)據(jù)信號(hào)被鎖存到第一級(jí) 8 位輸入寄存器； Xfer：數(shù)據(jù)傳輸控制，低電平有效； WR2： DAC 寄存器寫選通控制端，低電平有效。因此， DAC0832 通常需要外接運(yùn)算放大器，進(jìn)行電流 /電壓轉(zhuǎn)換，才能得到模擬輸出電壓。 第三章 PH測(cè)量系統(tǒng)的硬件設(shè)計(jì) 19 1 2 3 4ABCD4321DCBAT i t l eN u m b e r R e v i s i o nS i z eA4D a t e : 1 2 J u n 2 0 10 S h e e t o f F i l e : H : \ b i y e z i l i a o \ G D C P U 3 . D D B D r a w n B y :Vcc20I o u t 111l s b D I 07I o u t 212D I 16D I 25R f b9D I 34D I 416V r e f8D I 515D I 614m s b D I 713I L E19W R 218CS1W R 12X f e r17U7 D A C 0 8 3 2+ 5 V+ 5 V 5 VD/A1 WRD0D1D2D3D4D5D6D710 圖 37 DAC0832 引腳 DAC0832 內(nèi)部的 8 位輸入寄存器用于存放 CPU 送來的數(shù)字量，是 由 LE1端加以控制 的， 輸入數(shù)字量得到緩沖和所存 的場(chǎng)所 ，； 8 位 DAC 寄存器 是 由 LE2端控制 ， 用于存放待轉(zhuǎn)換的數(shù)字量 的地方。 INTR:工作結(jié)束標(biāo)志，低電平表示轉(zhuǎn)換結(jié)束。 WR:寫信號(hào)輸入。 CLKR:內(nèi)部時(shí)鐘發(fā)生器的外接點(diǎn)阻端。 DGND:數(shù)字信號(hào)地。 第三章 PH測(cè)量系統(tǒng)的硬件設(shè)計(jì) 18 圖 36 ADC0804 引腳 DB7DB0：具有三態(tài)數(shù)字信號(hào)輸出口。 ADC0804 就是這類轉(zhuǎn)換器。 所以儀器使用的 美國(guó)無線電公司研制開發(fā)的 CA3140 高輸入阻抗運(yùn)算放大器 ,該運(yùn)算放大器功能保護(hù) MOSFET 的柵極（ PMOS 上）中的 晶體管 輸入電路提供非常高的輸入阻抗，極低輸入電流和高速性能。 由歐姆定律得： 第三章 PH測(cè)量系統(tǒng)的硬件設(shè)計(jì) 17 輸入級(jí)也稱為差分輸入， U3 為差分放大器，因此有： 兩式結(jié)合起來得： 總增益 A 是第一級(jí) A1 和第二級(jí) A2 的乘積，輸入電 路的增益取決于外部電阻的比值，所以采用合適的電阻。本文采用 3 個(gè) CA3140 來構(gòu)成雙高阻抗差分輸入電路。穩(wěn)定的放大增益 得益于它 具有自身補(bǔ)償能力 ；輸出部分 的 自身保護(hù)電路 可以 來保護(hù)由于負(fù)載短路造成的損害。輸入電路 PMOS 提供非常高的阻抗。要求前置放大器有較高的輸入阻抗。由于復(fù)合 PH 電極內(nèi)阻很高。PH 電極的玻璃電極和參考電極兩端輸出的信號(hào)為電壓。 第三章 PH測(cè)量系統(tǒng)的硬件設(shè)計(jì) 16 PH信號(hào)采集電路 PH 電極由玻璃電極和參考電極組成。但其成本太貴，不適合做普通設(shè)計(jì)。在 0℃ 100℃時(shí) ，最大非線性偏差小于 ℃。 方法 2：采用溫度傳感器鉑電阻 Pt100。其特點(diǎn)是，在工作溫度范圍內(nèi)電阻阻值隨溫度的升高而降低。 方法 1：采用熱敏電阻 ，這種電阻是利用對(duì)溫度敏感的半導(dǎo)體材料制成，其阻值隨溫度變化有明顯的變化。在測(cè)量 PH 時(shí)，要有溫度補(bǔ)償和標(biāo)定，所以要求對(duì)溫度進(jìn)行檢測(cè)，應(yīng)該先考慮用熱電阻傳感器。 其原理圖 33： 圖 33 關(guān)于 DS18B20 與單片機(jī)連接的原理介紹 方案論證如下： 在測(cè)量 PH 時(shí)，要有溫度補(bǔ)償和標(biāo)定，所以要求對(duì)溫度進(jìn)行檢測(cè)，應(yīng)該先考慮用熱電阻傳感器。而每一次命令和數(shù)據(jù)的傳輸都是從主機(jī)主動(dòng)啟動(dòng)寫時(shí)序開始，如果要求單總線器件回送數(shù)據(jù)，在進(jìn)行寫命令后，主機(jī)需啟動(dòng)讀時(shí)序完成數(shù) 據(jù)接收。該協(xié)議定義了幾種信號(hào)的時(shí)序：初始化時(shí)序、讀時(shí)序、寫時(shí)序。 由于 DS18B20 是在一根 I/O 線上讀寫數(shù)據(jù)，因此，對(duì)讀寫的數(shù)據(jù)位有著嚴(yán)第三章 PH測(cè)量系統(tǒng)的硬件設(shè)計(jì) 14 格的時(shí)序要求。當(dāng)工作于寄生電源時(shí)，此引腳必須接地。當(dāng)被用著在寄生電源下，也可以向器件提供電源。 DQ: 數(shù)據(jù)輸入 /輸出引腳。 （ 6） .內(nèi)部有溫度上、下限告警設(shè)置。 （ 4） .測(cè)量溫度范圍在－ 55 度 到＋ 125 度 之間。 （ 2） .在 DS18B20 中的每個(gè)器件上都有獨(dú)一無二的序列號(hào)。具有微型化，低功耗，高性能，抗干擾能力強(qiáng)等特點(diǎn)，可以直接將溫度轉(zhuǎn)化為數(shù)字信號(hào)。 第三章 PH測(cè)量系統(tǒng)的硬件設(shè)計(jì) 13 X2 振蕩器反相放大器的輸出端。 Flash 存儲(chǔ)器編 程時(shí)，該引腳加上 +12V 的編程允許電源 Vpp，當(dāng)然這必須是該器件是使用 12V 編程電壓 Vpp。需注意的是：如果加密位 LB1 被編程，復(fù)位時(shí)內(nèi)部會(huì)鎖存 EA 端狀態(tài)。 EA/VP 外部訪問允許。 PSEN 程序儲(chǔ)存允許（ PSEN）輸出是外部程序存儲(chǔ)器的讀選通信號(hào)，當(dāng)AT89C52 由外部程序存儲(chǔ)器取指令（或數(shù)據(jù)）時(shí)，每個(gè)機(jī)器周期兩次 PSEN 有效，即輸出兩個(gè)脈沖。該位置位后，只有一條 MOVX 和 MOVC 指令才能將 ALE 激活。對(duì) Flash 存儲(chǔ)器編程期間，該引腳還用于輸入編程脈沖（ PROG）。一般情況下， ALE 仍以時(shí)鐘振蕩頻率的 1/6 輸出固定的脈沖信號(hào)，因此它可對(duì)外輸出時(shí)鐘或用于定時(shí)目的。當(dāng)振蕩器工作時(shí)， RST 引腳出現(xiàn)兩個(gè)機(jī)器周期以上高電平將使單片機(jī)復(fù)位。 P3 口還接收一些用于 Flash 閃速存儲(chǔ)器編程和程序校驗(yàn)的控制信號(hào)。此時(shí)，被外部拉低的 P3 口將用上拉電阻輸出電流（ IIL）。 P3 口輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流） 4 個(gè) TTL 邏輯門電路。 Flash 編程或校驗(yàn)時(shí)， P2 亦接收高位地址和一些控制信號(hào)。 在訪問外部程序存儲(chǔ)器或 16 位地址的外部數(shù)據(jù)存儲(chǔ)器（例如執(zhí)行 MOVX DPTR 指令）時(shí)， P2 口送出高 8 位地址數(shù)據(jù)。 第三章 PH測(cè)量系統(tǒng)的硬件設(shè)計(jì) 12 P2 是一個(gè)帶有內(nèi)部上拉電阻的 8 位雙向 I/O 口， P2 的 輸出緩沖級(jí)可驅(qū)動(dòng)（吸收或輸出電流） 4 個(gè) TTL 邏輯門電路。對(duì)端口寫“ 1”，通過內(nèi)部的上拉電阻把端口拉到高電平，此時(shí)可作輸入口。在 Flash 編程時(shí)， P0 口接收指令字節(jié)，而在程序校驗(yàn)時(shí)，輸出指令字節(jié)，校驗(yàn)時(shí)，要求外接上拉電阻。作為輸出口用時(shí)，每位能吸收電流的方式驅(qū)動(dòng) 8 個(gè) TTL 邏輯門電路，對(duì)端口 P0 寫“ 1”時(shí)，可作為高阻抗輸入端用。 P0~P3 為可編程通用 I/O 腳，第三章 PH測(cè)量系統(tǒng)的硬件設(shè)計(jì) 11 其功能用途由軟件定義，在本設(shè)計(jì)中， P0 端口（ 32~39 腳）被定義為 N1 功能控制端口，分別與 N1 的相應(yīng)功能管腳相連接 ， 13 腳定義為 IR 輸入端， 10 腳和 11 腳定義為 I2C 總線控制端口，分別連接 N1 的 SDAS（ 18 腳）和 SCLS（ 19腳）端口， 12 腳、 27 腳及 28 腳定義為握手信號(hào)功能端口，連接主板 CPU 的相應(yīng)功能端，用于當(dāng)前制式的檢測(cè)及會(huì)聚調(diào)整狀態(tài)進(jìn)入的控制功能。 RST/Vpd（ 9 腳）為復(fù)位輸入端口，外接電阻電容組成的復(fù)位電路。功能包括對(duì)會(huì)聚主 IC 內(nèi)部寄存器、數(shù)據(jù) RAM 及外部接口等功能部件的初始化，會(huì)聚調(diào)整控制，會(huì)聚測(cè)試圖控制，紅外遙控信號(hào) IR 的接收解碼及與主板 CPU