【正文】 陜西科技大學(xué)畢業(yè)論文（設(shè)計(jì)說(shuō)明書(shū)） 30 參 考 文 獻(xiàn) ［ 1］ 徐志軍 ． CPLD/FPGA 的開(kāi)發(fā)與應(yīng)用 ［ M］．北京：高等教育出版社， 1979：1518， 31． ［ 2］ 潘松 ， 黃繼業(yè) ． EDA 技術(shù)與 VHDL［ M］ ． 北京： 清華大學(xué)出版社 ， 2020． ［ 3］ 金西 ． VHDL 與復(fù)雜數(shù)字系統(tǒng)設(shè)計(jì) ［ M］ ． 西安 ： 西安電子科技大學(xué)出版社 ，2020． ［ 4］ 王科 ． CPLD/FPGA 應(yīng)用開(kāi)發(fā)技術(shù)與工程實(shí)踐 ［ M］ ． 西安 ： 人民郵電出版社 ，2020． ［ 5］ 董代潔 ， 郭懷理 ， 曹春雨 ． 基于 FPGA 的可編程 SoC 設(shè)計(jì) ［ M］ ． 北京 ： 北京航天航空大學(xué)出版社 ， 2020． ［ 6］ 王一群 ． 怎樣用電腦設(shè)計(jì)電子線路福 ［ M］ ． 上海 ： 建科學(xué)技術(shù)出版社 ， 2020． ［ 7］ 易傳祿 ， 韓希堯 ． 可編程序控制器應(yīng)用指南上 ［ M］ ． 北京： ?？茖W(xué)普及出版社 ， 1993． ［ 8］ 田瑞庭 ． 可編程序控制器應(yīng)用技術(shù) ［ M］ ． 西安 ： 機(jī)。周老師在整個(gè)設(shè)計(jì)中給了我們充足的指導(dǎo)，沒(méi)有她的悉心指導(dǎo)，該設(shè)計(jì)勢(shì)必會(huì)遭遇不少的困難。我和我一起探討畢業(yè)設(shè)計(jì)之間出現(xiàn)的問(wèn)題。 其次要感謝楊彥博同學(xué)。從畢業(yè)設(shè)計(jì)的選題到設(shè)計(jì)方向的確定，及最終畢業(yè)設(shè)計(jì)題目的決定，周老師都在百忙之中抽出寶貴的時(shí)間給予我準(zhǔn)確詳細(xì)的指導(dǎo)。本設(shè)計(jì)是符合總體設(shè)計(jì)要求的。 從圖 418 可以看到當(dāng) CLK 輸入時(shí)鐘信號(hào)時(shí)，數(shù)據(jù)串行輸出，當(dāng)產(chǎn)生數(shù)據(jù)鎖 存信號(hào)DLOCK 時(shí)，選擇一行顯示，行掃描信號(hào)不斷循環(huán)掃描。 結(jié)果顯示與預(yù)期的結(jié)果一致，方案可行。 經(jīng)過(guò)各模塊 編譯完全正確以后，就可以建立頂層視圖文件，以便更直觀地看到各個(gè)模塊之間的連接。以下就是顯示前幾個(gè)字節(jié)字的設(shè)計(jì) 。設(shè)計(jì)將顯示“感謝親愛(ài)的母校 ,感謝辛勤的老師！ ”信 息， 檢驗(yàn)是 否能完成預(yù)定的功能 ， 如前面所述在雙口 RAM 中已經(jīng)將 16 個(gè)字節(jié)數(shù)據(jù)存入了相應(yīng)的地址單元。 圖 417 移位輸出信號(hào) 項(xiàng)目仿真 仿真的目的當(dāng)然是檢驗(yàn)我們的設(shè)計(jì)結(jié)果只否正確。本設(shè)計(jì)取 CLK 為 ，則 LOAD大約為 、 RCLOCK 為 。 所以應(yīng)該選擇 1/50=409600Tmin， 所以 T=， 故頻率應(yīng)該取20MHZ。 LOAD 低電平時(shí)將數(shù)據(jù)讀入并串轉(zhuǎn)換器，高電平時(shí)將 16 位數(shù)據(jù)移位輸出，所以將外部時(shí)鐘 32 分頻后接LOAD，這樣使本設(shè)計(jì)只需要一個(gè)外部時(shí)鐘就可以了，其時(shí)序如下圖 417 所示，上面是 RDCLOCK,下面是 LOAD 信號(hào)。 刷新頻率的計(jì)算 對(duì)于 EP1C6 的時(shí)鐘頻率最高可以達(dá)到 200MHZ，按處理器全速運(yùn)行考慮。所以此 驅(qū)動(dòng)模塊電路的功能完全符合原設(shè)計(jì)要求。圖 414，由波形可見(jiàn)FPGA 讀的是高地址區(qū)，并且地址遞增 8 位就產(chǎn)生一個(gè)數(shù)據(jù)鎖存信號(hào) DLOCK， 地址輸出和數(shù)據(jù)鎖存信號(hào)是正確的 。 輸入信號(hào)設(shè)置為 CLK 為,LOAD 為 ,輸入數(shù)據(jù)為 100000000000001， HL置為 1（讀高位地址區(qū)）。 FPGA 的驅(qū)動(dòng)電路設(shè)計(jì) 其包括數(shù)據(jù)并串轉(zhuǎn)換器、讀地址產(chǎn)生器、顯示塊控制器三個(gè)部分，具體 VHDL 程 序附 錄 Ⅱ 中給出。 這里生成的 VHDL 程序在 附錄Ⅰ 中。如圖 410 所示： 圖 410 加載存儲(chǔ)文件 單擊 NEXT 直到 FINISH,一個(gè)雙口 RAM 就已經(jīng)設(shè)計(jì)好，下來(lái)將其設(shè)置為可以調(diào)用的元件，在打開(kāi)的原理圖文件 RAMRAM 下，選擇 FILE— CREAATE/UPDATE—CREARE SYMBOL FILES FIR CURRENT FILE 命令，即可將當(dāng)前文件 變成一個(gè)元件符號(hào)存盤(pán)，以待高層次設(shè)計(jì)中調(diào)用。 采用原理圖設(shè)計(jì)方法，在 FILE→NEW 中選擇 BLOCK DIAGRAM/SCHEMATIC FILE 選項(xiàng)；右擊選擇 INSTER 再單擊 SYMBOL 命令；找到基本元件庫(kù)命令如下所示基于 FPGA 的 LED 顯示接口電路的設(shè)計(jì) 23 H:\ALER\QUARTUS60\LIBRARIES\MEGAFUNCTIONS\STORAGE 項(xiàng)，選中LPM_RAM_DP,然后單擊確定。 存盤(pán)即可生成指定的 .mif 文件（文件名已經(jīng)在結(jié)構(gòu)體內(nèi)指明） 。這里設(shè)置為位寬為 16，字?jǐn)?shù)為 512 即可，單擊 OK 后，就會(huì)出現(xiàn)下圖空的 .mif 文件，然后將對(duì)應(yīng)的 “ 感 ” 字的數(shù)據(jù)填入表格中對(duì)應(yīng)的地址位 ， 如圖 47 所示 。 （ 1） 雙口 RAM 的 設(shè)計(jì)：因?yàn)楸驹O(shè)計(jì)中要求顯示 16 個(gè)字，顯示屏是 128*32 的，RAM 的設(shè)計(jì) （ 128x64 位 RAM） 直接調(diào)用參數(shù)化模塊進(jìn)行設(shè)計(jì)； （ a） RAM 的初始化 [16] 設(shè)計(jì)方案：在 RAM 的 設(shè)計(jì)中，必須要預(yù)先設(shè)置好數(shù)據(jù)存儲(chǔ)文件，這是一種以 ..mif為后綴的文本文件 。數(shù)據(jù)位寬為 16 位，地址為 9 位，其中地址的最高位作 RAM 分區(qū)用，每個(gè)區(qū)存儲(chǔ)一屏的數(shù)據(jù)，兩屏讀寫(xiě)同時(shí)進(jìn)行，雙口 RAM的配置如圖 46 所示。在 QUARTUS 軟件中進(jìn)行簡(jiǎn)單的設(shè)置 [15]，就可以將 M4K 模塊配置成雙口 RAM，數(shù)據(jù)和地址的位寬可根據(jù)實(shí)際需要進(jìn)行選擇。其外圍電路連接如下圖 45 所示： 7 4 H C 5 9 51 2 8 * 3 2 的 L E D 文 字 屏7 4 H C 5 9 5 7 4 H C 5 9 5F P G A 驅(qū)動(dòng) 芯 片q r o w d a t e 3 0q r o w d a t e 3 1q r o w d a t e 0d l o c kd a t e o u t 0A T 8 9 S 51d a t e i nw r a d d r e s s i nw r e n i nw r c l o c kh l i n外 部 時(shí) 鐘 c l k1 6 片 串 聯(lián)d s圖 45 外圍電路連接 模塊設(shè)計(jì) 雙口 RAM 存儲(chǔ)單元配置 由于每屏點(diǎn)陣數(shù)據(jù)的大小為 4096BIT， A 區(qū)和 B 區(qū)的容量都至少要大于 4096BIT，本設(shè)計(jì)一個(gè)字節(jié)是 16 位， 那么 整個(gè)的 RAM 區(qū)至少為 512 個(gè)字 。如果顯示的圖像不改變，即一 區(qū) RAM 里的數(shù)據(jù)不變時(shí)， MCU 就不需要給另一 區(qū) RAM寫(xiě)數(shù)據(jù)，這時(shí)該嵌人式顯示模塊就可以獨(dú)立于 MCU 工作。 在顯示控制方面，使用一塊 ALTERA 公司的 FPGA芯片，型號(hào)為 EP1C6。因?yàn)樵谝粋€(gè)特定的時(shí)間只能在這個(gè) 32 128LED 點(diǎn)陣塊上顯示其中的一行，所以將第一行到第 32 行依次循環(huán)顯示，只要速度足夠快，人眼看起來(lái)就是連續(xù)的。對(duì)于 本設(shè)計(jì) ，當(dāng)數(shù)據(jù)移入引腳 DS 有效后，時(shí)鐘信號(hào) SHCP 就將該數(shù)據(jù)移人 74HC595 的內(nèi)部寄存器，16 片 內(nèi)部寄存器的 8 位全部移滿數(shù)據(jù)后，鎖存信號(hào) STCP 有效，就能將移滿的數(shù)據(jù)全部送到 16 片的 8 個(gè)數(shù)據(jù)信號(hào) Q1～ Q8 上。 它 的工作原理是當(dāng)脈沖信號(hào)作用時(shí)將移入引腳的數(shù)據(jù)移入芯片內(nèi)部的移位寄存器，當(dāng)移滿 8 位數(shù)據(jù)以后，第 8 位的數(shù)據(jù)就會(huì) 出現(xiàn)在數(shù)據(jù)移出引腳上，再給一個(gè)脈沖信號(hào)，這一位數(shù)據(jù)就會(huì)被移出同時(shí)也有新的數(shù)據(jù)移人。 列驅(qū)動(dòng)采用 74HC595[14]，顯示屏有 128 列故需要 16 個(gè) 74HC595， 并將它們串 行連接， 也就是將前一個(gè) 74HC595 的數(shù)據(jù)移出引腳接到下一個(gè) 74HC595 的數(shù)據(jù)移人引腳上，而 74HC595 的脈沖信 號(hào)和數(shù)據(jù)鎖存信號(hào)都接同一個(gè)信號(hào)，就可以實(shí)現(xiàn)模塊數(shù)據(jù)的顯示， 數(shù)據(jù)及控制信號(hào)從 左 邊進(jìn)人，從 右 邊輸出。 所以對(duì)于列數(shù)據(jù)是高電平有效，對(duì)于行驅(qū)動(dòng)是低電平有效，顯示屏采用共陰極的方式。列驅(qū)動(dòng)電路由 74HC595 組成， 行驅(qū)動(dòng)電路由 FPGA 的掃描模塊輸出QROWDATEOUT 和與之配套的反相器 740 PNP 達(dá)林頓功率三極管 TIP127 組成 。 本設(shè)計(jì)每 行的占空比是 l／ 32， EP1C6 的高頻特性 使 刷新頻率可以做的很高，使 屏幕亮度得到保證 。使設(shè)計(jì)電路性能得以提高，使系統(tǒng)更加穩(wěn)定，降低了生產(chǎn)成本。在時(shí)鐘控制信號(hào)作用下， 從 RAM 中讀出數(shù)據(jù)，通過(guò)內(nèi)部驅(qū)動(dòng)控制電路，產(chǎn)生行列信號(hào)輸出，在顯示屏幕上時(shí)實(shí)顯示，通過(guò)循環(huán)掃描輸出， 在整體上看來(lái)就是一個(gè)具有一定特征的圖像生成在 LED 屏上。 它本身就包含了小模塊的程序設(shè)計(jì)，其中有數(shù)據(jù)并串轉(zhuǎn)換器、讀地址產(chǎn)生器、地址計(jì)數(shù)器、掃描控制信號(hào)發(fā)生器。 （ c） FPGA 的 驅(qū)動(dòng) 單元是根據(jù)顯示要求產(chǎn)生相應(yīng)的讀地址 、 實(shí)現(xiàn)數(shù)據(jù)的并串轉(zhuǎn)換 、對(duì) LED 點(diǎn)陣按照一定的順序進(jìn)行列掃描的 單元。 雙口 RAM 是兩個(gè)數(shù)據(jù)模塊間 的數(shù)據(jù)信道，必須是共享的，它在本設(shè)計(jì)中起到了關(guān)鍵 作用。單片機(jī)中的 HL 引腳可用于控制單片機(jī)的寫(xiě)區(qū)和 FPGA 的讀區(qū) [12]。當(dāng)單片機(jī)在寫(xiě) A 區(qū)時(shí) ，F(xiàn)PGA 就去讀 B 區(qū)的字模數(shù)據(jù)；當(dāng)單片機(jī)寫(xiě) B 區(qū)時(shí) ， FPGA 就去讀 A 區(qū)的字模數(shù)據(jù)。 且 屏幕數(shù)據(jù)是移位輸出的，當(dāng)掃描停止時(shí)，因?yàn)闀?huì)有某一行 的高電平保持較長(zhǎng)的時(shí)間，該行就會(huì)一直保持較強(qiáng)的亮度，影響屏幕的顯示效果。 （ b）雙口 RAM 的配置。從 PC 機(jī)接收到的數(shù)據(jù)存放在 8K 字節(jié)的電可擦寫(xiě)內(nèi)存EEPROM28C64 中，這樣可方便地隨時(shí)修改待顯示的信息 ， 并且在掉電情況下不至于丟失數(shù)據(jù)。 微處理器 MCU 采用 8 位單片機(jī) AT89S51，它通過(guò)串口接收來(lái)自 PC 機(jī)的待顯示數(shù)據(jù)。本設(shè)計(jì)只給出 FPGA 驅(qū)動(dòng)單元軟件設(shè)計(jì)，其中包含了對(duì)雙口 RAM 的配置與調(diào)用。 由圖，整個(gè) 顯示系統(tǒng)由信號(hào)處理電路、雙口 RAM、驅(qū)動(dòng)單元、分頻器四大塊組成。 ELPIC6 的高度集成性使版面可以做的很小。 FPGA 的高頻率工作特性，使它能高速的完成數(shù)據(jù)提取、并串轉(zhuǎn)換和移位輸出；還可以很好地實(shí)現(xiàn)掃描同步、掃描譯碼輸出。 但是電路需要三個(gè)接口，即數(shù)據(jù)輸入，數(shù)據(jù)讀出，顯示接口，同 時(shí)這種分時(shí)操作對(duì) FPGA 的主頻要求很高，當(dāng)系統(tǒng)斷電后，數(shù)據(jù)會(huì)丟失，每次的顯示數(shù)據(jù)都需要 PC 機(jī)進(jìn)行串口輸入。所以采用了如下的設(shè)計(jì)思路：將外部時(shí)鐘五分頻，前三個(gè)時(shí)鐘用于寫(xiě) ， 后兩個(gè)時(shí)鐘用于讀 ， 并提供分頻后的時(shí)鐘供其它電路使用。 FPGA 完成畫(huà)面的刷新和各種顯示效果 (例如各種刷屏，各種推屏和馬賽克漸出漸入等 )。 它采用 FPGA 內(nèi)設(shè)雙口RAM[10]，很好的解決數(shù)據(jù)讀寫(xiě)沖突問(wèn)題， 圖 43 為系統(tǒng)原理框圖， 44 為實(shí)際顯示屏系統(tǒng)組成框圖 。圖 41 為其硬件關(guān)系，圖 42 為 FPGA 的內(nèi)部電路和外部電路關(guān)系。針對(duì)第二設(shè)計(jì)方案 提出兩種方法。 基于 FPGA 的 LED 顯示接口電路的設(shè)計(jì) 17 4 方案選擇 總體 方案 此設(shè)計(jì)一般有兩種方案，一種是分布式控制，另一種以 FPGA 構(gòu)造的高速掃描電路為系統(tǒng)核心，顯示數(shù)據(jù)的提取、并串轉(zhuǎn)換輸出和掃描信號(hào)的產(chǎn)生由高速的 FPGA 掃描電路控制。當(dāng)下一行數(shù)據(jù)灌滿 128列后，再產(chǎn)生鎖存信號(hào)， 就這樣 ， 在送完第一行的數(shù)據(jù)后 ， 選通第一行 ， 顯示第一行的信息，緊接著送第二行的信號(hào)數(shù)據(jù) ， 選通第二行 ， 顯示第二行的信息 ，如此不斷的循環(huán) [9]。就這樣不停地送 數(shù)據(jù)過(guò)去，不停地刷新顯示屏，將要顯示的數(shù)據(jù)刷新到顯示屏上，參見(jiàn) 圖 37。 顯示系統(tǒng)掃描程序軟件設(shè)計(jì) 顯示系統(tǒng)的程序設(shè)計(jì)不算很難，但是對(duì)速度要求很高。一旦該行選通，這一行線上的 LED 發(fā)光管器件就可以根據(jù)列數(shù)據(jù)進(jìn)行顯示。掃描驅(qū)動(dòng)電路一般采用多行（在 1/16 的掃描方式下，就是 16 行）的同名列共用一套列驅(qū)動(dòng)器。 LED 點(diǎn)陣屏的顯示原理 圖文顯示屏 的點(diǎn)陣結(jié)構(gòu)如 圖 36 所示。依照這個(gè)方法，繼續(xù)掃描完右 16 行，一共掃描32 個(gè) 8 位，可以得出漢字“湖”的掃描代碼為： 湖 CBAFE DB 042H,000H,022H,03CH,022H,024H,002H,024H DB 08FH,0BCH,052H,024H,012H,024H,02FH,0BCH DB 028H,0A4H,028H,0A4H,0C8H,0A4H,048H,0A4H DB 04FH,0C4H,040H,044H,040H,094H,041H,008H 通過(guò)使用軟件 HZDotreader 軟件可以表示出很多字：如：感謝 感 CB8D0 DB 000H,050H,000H,048H,03FH,0FCH,020H,040H DB 03FH,048H,020H,048H,02FH,030H,029H,020H DB 04FH,032H,040H,04AH,080H,006H,009H,008H DB 028H,084H,028H,016H,067H,0F0H,000H,000H 。再往下掃描第二行。如 圖 35 所示。繼續(xù)往下面的掃描，掃描完 16 行，然后轉(zhuǎn)向右半部，為了接線的方便。左半部第一行完成后，繼續(xù)掃描左半部的第二行 ，p10 到 p17 點(diǎn)亮 ， 為 00100010B，即 16 進(jìn)制 22H。在本例中首先顯示的是左上角的第一行的左半部分，即第一行 第一列到第八列。如果目前大多常用的 MCU 都采用 8 位數(shù)據(jù)存儲(chǔ)與控制的多，我們?cè)谶@里也采