【正文】 38 實習(xí)班級： 本 11 機(jī)制電 學(xué)生姓名： 袁 禮 指導(dǎo)教師： 李英 周澤軍 實習(xí)內(nèi)容 得分 項目一： 原理圖的繪制 項目二： PCB 的設(shè)計 項目三： 電路圖的仿真 平時考核 +實訓(xùn)報告 總分 教師評語： 教師簽名： 年 月 日 。 時間過的真快，轉(zhuǎn)眼間 CAD實訓(xùn)已經(jīng)結(jié)束了，第一次上機(jī)好像昨天一樣。換句話說就是練習(xí)與速度成正比。我自信自己掌握了 CAD這一繪圖軟件的基本知識和基本操作，但我也清楚的知道要精通這一軟件還需今后多下工夫，多多實踐，多加鉆研。老師也會在課堂 上不斷的給我們講我們學(xué)長的例子，激發(fā)了我們的學(xué)習(xí)熱情，提高我們的學(xué)習(xí)效率。退出 31 2． 零 件圖 32 項目三 電路圖的仿真 一、電路圖的仿真步驟 數(shù)設(shè)定 二、仿真原理圖的設(shè)計 1．仿真圖 301 的設(shè)計 C10 . 0 1 U FC20 . 0 1 U FC30 . 0 0 1 U FV1+ 1 5 VV26 K H ZR11 8 KR23 . 3 KR36 7 5R42 0 0R51 0 KQ12 N 2 2 2 2G N DV C CV C CVIVC V O U TVBVEG N D.... 33 2．仿真圖 302 的設(shè)計 V I NV P U L S ER11KR2100R39KV1+ 15VV2 15VV E EV C CC10. 01U FINV E EV C CO U T2374615U1U A 741..... 3．仿真圖 303 的設(shè)計 V1+ 2 0 VV2+ 1 5 VV3+ 1 5 VV E EV C C231411U 1 AL M 3 2 4567411U 1 BL M 3 2 4C11 U FR11 0 0 KR21 0 0 KR32KR45 0 KR58 1 0D21 N 7 5 9D31 N 7 5 9D11 N 4 1 4 8V E EV C CR65 0 KV E EV C CO U TV I NV O 1.... 34 4．仿真圖 305 的設(shè)計 D1L E D 0D2L E D 0D3L E D 0D4L E D 0R1330R2330R3330R4330123U 2A 74L S 00V1V P U L S EV2+ 5VG N DG N DR 0( 1)12R 0( 2)13R 9( 1)1R 9( 2)3C K A10QA9C K B11QB5QC4QD8U174L S 290V C C 11 2U 3A74L S 04V C C 1G N D Q1Q2Q3Q4SSC L K.... 三、仿真過程分析 1．仿真圖 301 的靜態(tài)工作點分析 結(jié)果： 2．仿真圖 301 的 瞬態(tài)特性 分析 結(jié)果： 35 3．仿真圖 301 的參數(shù)掃描分析 結(jié)果： 4．仿真圖 302 的 瞬態(tài)特性 分析 結(jié)果： 36 5．仿真圖 303 的瞬態(tài) 特性 分 析 結(jié)果： 6．仿真圖 305 的瞬態(tài) 特性 分析 結(jié)果： 37 總 結(jié) 這 兩 周的實訓(xùn)我們主要練習(xí)了 電子 CAD設(shè)計 ， 主要進(jìn)行了原理圖的繪制、印刷電路板的、設(shè)計電路圖的仿真在學(xué)習(xí)中我們和老師的交流，增強(qiáng)了師生之間的感情，同時我們也和同學(xué)之間的互動增強(qiáng)了同學(xué)之間的友誼，在課堂上我們有較高的學(xué)習(xí)效率，每個人都會認(rèn)真的學(xué)習(xí)，不懂得也會積極提問，使我們共同進(jìn)步，提升的速度非常的快。退出 2． 元件圖 245678910111INININIOIOIOIONCNCCLK/IN 25 項目二 PCB 的設(shè)計與制作 一、 PCB 的設(shè)計步驟 PCB 編輯器 二、原理圖的印制電路板的設(shè)計 1．原理圖 104的 雙 面印制電路板的 PCB圖 26 2．原理圖 104的雙面印制電路板的 3D顯示效果圖 3．原理圖 107 的 單 面印制電路板的 PCB 圖 27 4．原理圖 107 的 單 面印制電路板的 3D顯示效果 圖 5．原理圖 的雙面印制電路板的 PCB 圖 28 6．原理圖 的雙面印制電路板的 3D 顯示效果圖 三、 PCB 的設(shè)計規(guī)則檢測 1．原理圖 104 的 DRC 檢測報告 Protel Design System Design Rule Check PCB File : Documents\任務(wù) 3 圖 Date : 6Dec2021 Time : 17:45:15 Processing Rule : ShortCircuit Constraint (Allowed=Not Allowed) (On the board ),(On the board ) Rule Violations :0 Processing Rule : BrokenNet Constraint ( (On the board ) ) Rule Violations :0 Processing Rule : Clearance Constraint (Gap=10mil) (On the board ),(On the board ) Rule Violations :0 29 Processing Rule : Width Constraint (Min=10mil) (Max=10mil) (Prefered=10mil) (On the board ) Rule Violations :0 Processing Rule : Hole Size Constraint (Min=1mil) (Max=100mil) (On the board ) Rule Violations :0 Violations Detected : 0 Time Elapsed : 00:00:00 2．原理圖 107 的 DRC 檢測報告 Protel Design System Design Rule Check PCB File : Documents\任務(wù) 4 圖 Date : 6Dec2021 Time : 17:45:57 Processing Rule : Hole Size Constraint (Min=1mil) (Max=100mil) (On the board ) Rule Violations :0 Processing Rule : Width Constraint (Min=10mil) (Max=10mil) (Prefered=10mil) (On the board ) Rule Violations :0 Processing Rule : Clearance Constraint (Gap=10mil) (On the board ),(On the board ) Rule Violations :0 Processing Rule : BrokenNet Constraint ( (On the board ) ) Rule Violations :0 Processing Rule : ShortCircuit Constraint (Allowed=Not Allowed) (On the board ),(On the board ) Rule Violations :0 Violations Detected : 0 Time Elapsed : 00:00:00 3．原理圖 的 DRC 檢測報告 Protel Design System Design Rule Check PCB File : Documents\圖 （ 223） .PCB Date : 6Dec2021 Time : 17:46:38 30 Processing Rule : ShortCircuit Constraint (Allowed=Not Allowed) (On the board ),(On the board ) Rule Violations :0 Processing Rule : BrokenNet Constraint ( (On the board ) ) Rule Violations :0 Processing Rule : Clearance Constraint (Gap=10mil) (On the board ),(On the board ) Rule Violations :0 Processing Rule : Width Constraint (Min=10mil) (Max=10mil) (Prefered=10mil) (On the board ) Rule Violations :0 Processing Rule : Hole Size Constraint (Min=1mil) (Max=100mil) (On the board ) Rule Violations :0 Violations Detected : 0 Time Elapsed : 00:00