lpc2220arm單片機(jī)設(shè)計(jì)規(guī)范v1(參考版)
2025-01-24 20:34本頁(yè)面
【正文】 通常電壓應(yīng)同 VDD（ V3），但應(yīng)該隔離以減小噪聲和錯(cuò)誤 。通常電壓應(yīng)同 VDD（ V18） ，但應(yīng)該隔離以減小噪聲和錯(cuò)誤 VDD（ V3） ， I/O電源。 VDD（ V18A） 1． 8V內(nèi)核模擬電源端。通常電壓應(yīng)同 VSS，但應(yīng)該隔離以減小噪聲和錯(cuò)誤。 Vssa 模擬地，通常電壓應(yīng)同 VSS，但應(yīng)該隔離以減小噪聲和錯(cuò)誤。 TRACEPKT [3： 0] O 跟蹤信息包數(shù)據(jù)線 EXTIN0 I 外部觸發(fā)輸入。 PIPESTAT [1： 0] O 管道狀態(tài)信號(hào) TRACESYNC O 同步信號(hào)。復(fù)位期間該引腳為低電平始能調(diào)試端口。 RTCK O 返回的調(diào)試時(shí)鐘。 nTRST I 調(diào)試復(fù)位。 硬件設(shè)計(jì)規(guī)范 2021年 03月 06 日 14 TDI I 調(diào)試數(shù)據(jù)輸入。 JTAG調(diào)試接口 TMS I 調(diào)試模式選擇 TCK I 調(diào)試時(shí)鐘。低電平復(fù)位設(shè)備，使 I/O端口 和外設(shè)處于默認(rèn)狀態(tài)。 Vref I A/D轉(zhuǎn)換參考電壓輸入端。雙向數(shù)據(jù)信號(hào) MOSI[1： 0] I/O Master Out Slave In。低電平指示出當(dāng)前選擇的從設(shè)備。用來(lái)同步通過(guò) SPI接口傳送的數(shù)據(jù)。兼容 I2C總線協(xié)議，開(kāi)漏輸出。兼容 I2C總線協(xié)議，開(kāi)漏輸出。振鈴指示，低電平表示 MODEM檢測(cè)到電話線上的振鈴信號(hào)。載波檢測(cè)，低電平表示外部的 MODEM已經(jīng)和串口建立了通訊連接，并且可以交換數(shù)據(jù)。低電平表示串口準(zhǔn)備和外部的 MODEM建立通訊連接。低電平表示外部的 MODEM準(zhǔn)備和串口 建立通訊連接。低電平表示串口可以和外部的 MODEM通訊。低電平表示外部的 MODEM準(zhǔn)備好可以接收串口從 TXD發(fā)送的數(shù)據(jù)。中斷方式為電平 /邊沿觸發(fā)，可配置。 外部中斷 EINT[3： 0] I EINT[3： 0]， 4 個(gè)外部中斷輸入，最多可配置 8 個(gè)外部中斷引腳。 CAP0[3： 0] CAP1[3： 0] I 捕獲輸入。 TIMER/PWM/CAP/MAT（定時(shí)器 /PWM/捕獲 /比較） XCLK O XCLK， PLL倍頻時(shí)鐘輸出信號(hào)，可作為 PLL測(cè)試用。 nOE O nOE（讀允許）指示當(dāng)前的總線周期為讀周期 nBLS[3： 0] O nBLS[3： 0]，字節(jié)選擇信號(hào)。片選信號(hào)的訪問(wèn)周期數(shù)可編程?？偩€寬度可以配置為 8/16/32位。 00：從 BANK0 的 8位存儲(chǔ)器啟動(dòng)； 01：從 BANK0的 16位存儲(chǔ)器啟動(dòng)； 10：從 BANK0的 32位存儲(chǔ)器啟動(dòng)； 11：從 BANK0的 16位存儲(chǔ)器啟動(dòng)； A[23： 0] O A[23： 0]（地址總線）輸出對(duì)應(yīng)的 BANK存儲(chǔ)器的地址信號(hào)。 對(duì) LPC2220 、 模擬電源和地、 PLL地布線時(shí)特別注意，遠(yuǎn)離干擾電路，濾波電容盡可能的靠近 CPU管腳，在條件 硬件設(shè)計(jì)規(guī)范 2021年 03月 06 日 12 允許情況下，電源、地與其他電路隔離。 因此，設(shè)計(jì)原理圖時(shí) 不要將 LPC2220 、 、 PLL地附近的 IO 資源分配給電機(jī)等大功率干擾性較強(qiáng)的電路。 分析： 通過(guò)查閱 LPC2210（ 2220）用戶手冊(cè)，發(fā)現(xiàn)， CPU的模擬地和模擬電源 通常情況下要隔離以減小噪聲和錯(cuò)誤。 程序頻繁跑飛 問(wèn)題現(xiàn)象： UR056 有無(wú)規(guī)律死機(jī)現(xiàn)象， 經(jīng)過(guò)分析 發(fā)現(xiàn)主要是取指令錯(cuò)誤導(dǎo)致死機(jī) ，在讀ＦＬＡＳＨ存儲(chǔ)器的過(guò)程中出錯(cuò)。在 UR056的設(shè)計(jì)中，該引腳 用作 PE輸出信號(hào)， LPC2220的 P1~P3端口內(nèi)部是有上拉電阻的，電阻范圍 60K~300K，因此，復(fù)位期間該引腳為高電平，禁止了 CPU的 JTAG口功能，造成仿真器無(wú)法檢測(cè)到 CPU。 解決方法： 在 ，問(wèn)題解決。雖然其高位地址線 A[23： 22]不用，也不可以用作 其它任何的功能。 分析： 由于 LPC2210（ 2220）的地址線按組配置， 其配置方式為： A[3： 2]、 A[5： 2]、 A[7： 2]、 A[11： 2]、 A[15： 2]、 A[19： 2]和 A[23： 2]。 P0 口內(nèi)部無(wú)上拉電阻，造成檢測(cè)到該端口一直為低電平， IEEE1284 有效，固件進(jìn)入IEEE1284相關(guān)程序，造成死循環(huán)，并口無(wú)法通訊。在 M270的主控板上， （ RXD） 信號(hào)連接到通用接口板上，而在半字節(jié)接口板上，該信號(hào)與 IEEE1284 經(jīng) PLD 反相 后的信號(hào)復(fù)用。 解決方法： 在 與 M270兼容的端口 （ RXD） 管腳增加一個(gè)上拉電阻，問(wèn)題解決。 當(dāng)使用 LPC2210（ 2220）的 P0口時(shí)，應(yīng)根據(jù)外圍電路的實(shí)際情況接上拉（下拉）電阻，保證端口的電平穩(wěn)定。查閱我公司通用接口板的原理圖，接口板類型識(shí)別的管腳沒(méi)有使用的全部懸空。 分析： 在 BTPM270的設(shè)計(jì)中，接口板類型識(shí)別使用的是 CPU的 P0[20： 17]端口， 而 LPC2210（ 2220）的 P0 口為推拉輸出結(jié)構(gòu)，沒(méi)有上拉電阻。 通 用接口板類型識(shí)別問(wèn)題 問(wèn)題現(xiàn)象： BTPM270 NDLA10主控板識(shí)別我公司通用接口板類型出錯(cuò)，讀出的接口板類型數(shù)據(jù)不穩(wěn)定，無(wú)法正確識(shí)別接口板類型。 在使用 LPC2210（ 2220）驅(qū)動(dòng)外圍邏輯器件時(shí)，
研究報(bào)告相關(guān)推薦
鄂ICP備17016276號(hào)-1