【正文】 uM 輸出uM[1]的數(shù)據(jù)按一次STEP脈沖鍵，CK產(chǎn)生一個(gè)上升沿，數(shù)據(jù)uPC 被加一。實(shí)驗(yàn)要求：利用CPTH 實(shí)驗(yàn)儀上的開關(guān)做為控制信號(hào)，實(shí)現(xiàn)微程序存儲(chǔ)器uM 的輸出功能。存儲(chǔ)器EM 的數(shù)據(jù)輸出直接接到指令總線IBUS，指令總線IBUS 的數(shù)據(jù)還可以來自一片74HC245。實(shí)驗(yàn)要求：利用CPTH 實(shí)驗(yàn)儀上的K16..K23 開關(guān)做為DBUS 的數(shù)據(jù)，其它開關(guān)做為控制信號(hào)，實(shí)現(xiàn)程序存儲(chǔ)器EM 的讀寫操作。了解程序執(zhí)行過程中順序和跳轉(zhuǎn)指令的實(shí)現(xiàn)方法。連接線表按住STEP脈沖鍵，CK由高變低，這時(shí)寄存器W 的黃色選擇指示燈亮，表明選擇W寄存器。將K14(MAROE)置為1，關(guān)閉MAR輸出。注意觀察：，也就是CK的上升沿?cái)?shù)據(jù)被打入。74HC574 的功能如下：系統(tǒng)清零和手動(dòng)狀態(tài)設(shè)定：K23K16開關(guān)置零，按[RST]鈕，按[TV/ME]鍵三次，進(jìn)入“Hand......”手動(dòng)狀態(tài)。在驗(yàn)證實(shí)驗(yàn)結(jié)果的環(huán)節(jié)，自己動(dòng)手操作對(duì)存儲(chǔ)器模塊進(jìn)行讀寫操作也使我對(duì)于存儲(chǔ)器這個(gè)計(jì)算機(jī)的重要組成部分有了一個(gè)更加感性的認(rèn)識(shí)，對(duì)于它的尋址方式，片選邏輯等機(jī)制都有了更深層次的掌握。output[7:0] dout。endmodule32*8存儲(chǔ)器設(shè)計(jì)模塊module ram32_8(d,ad,wr,rd,cs,dout)。input wr,rd,cs。bzzzz。output[D_WIDTH1:0]dout。parameter A_WIDTH = 4。讀：低有效。2．利用16X4存儲(chǔ)器模塊，如何通過級(jí)連實(shí)現(xiàn)32X8的存儲(chǔ)器的功能。我們首先需要把兩塊16*4的模塊連接在一起擴(kuò)展為一塊16*8的存儲(chǔ)器模塊，再對(duì)兩塊16*8的模塊進(jìn)行字?jǐn)U展，最終把它們擴(kuò)展為一塊32*8的靜態(tài)存儲(chǔ)器模塊。2．掌握存儲(chǔ)器的字?jǐn)U展和位擴(kuò)展方法。九、總結(jié)、改進(jìn)建議及心得體會(huì)：通過本次實(shí)驗(yàn)，我不僅完成了Verilog HDL語言從書本知識(shí)到實(shí)踐的轉(zhuǎn)化，同時(shí)也加深了對(duì)計(jì)算機(jī)CPU中的ALU模塊的各種功能的了解。b11:{cout,D}=AB。b01:{cout,D}=A+B。b0000。b10:D=439。B。reg [3:0] D。input M。所以可以考慮采用if..else..結(jié)合case模塊的方式來實(shí)現(xiàn)always塊中的功能描述。?輸入: 只有8個(gè)開關(guān),如何分時(shí)輸入數(shù)據(jù)?輸出: 8個(gè)指示燈(數(shù)據(jù)),1個(gè)指示燈(進(jìn)位/借位)模式控制:(算術(shù) / 邏輯)運(yùn)算方式控制:(+、/ and、or、set、clr)分時(shí)控制位:(輸入數(shù)據(jù)的使能端)數(shù)據(jù)輸入控制脈沖:五、實(shí)驗(yàn)原理： 實(shí)驗(yàn)原理圖如圖一：圖一由圖可知,ALU模塊有四個(gè)輸入,分別為寄存器A、B,模式控制端M與邏輯/算術(shù)運(yùn)算方式控制端SE。4．掌握數(shù)據(jù)的暫存和分時(shí)傳送的方法。D．啟動(dòng)時(shí)序電路，則可連續(xù)讀出微指令。將SEI—SE6對(duì)應(yīng)二進(jìn)制開關(guān)量為“1”，當(dāng)需要人為設(shè)置分支地址時(shí)，將某個(gè)或幾個(gè)二進(jìn)制開關(guān)置“0”，相應(yīng)的微地址位即被強(qiáng)置為“l(fā)”，從而改變下一條微指令的地址。表中第一行，A中寄存器值為55H=01010101,L為左移結(jié)果為：10101010B=AAH，D為直通輸入結(jié)果為原值，R為右計(jì)算機(jī)科學(xué)與技術(shù)計(jì)104(2)按圖3—6連接實(shí)驗(yàn)線路，仔細(xì)查線無誤后接通源。③置下表的控制信號(hào)，檢驗(yàn)運(yùn)算器的運(yùn)算結(jié)果計(jì)算機(jī)科學(xué)與技術(shù)計(jì)104實(shí)驗(yàn)2：移位實(shí)驗(yàn) 將55H寫入A寄存器二進(jìn)制開關(guān)K23K16用于DBUS[7:0]的數(shù)據(jù)輸入，置數(shù)據(jù)55H置控制信號(hào)為：按住STEP脈沖鍵，CK由高變低，這時(shí)寄存器A的黃色選擇指示燈亮，表明選擇A寄存器。：①將55H寫入A寄存器二進(jìn)制開關(guān)K23K16用于DBUS[7:0]的數(shù)據(jù)輸入，置數(shù)據(jù)55H置控制信號(hào)為：按住STEP脈沖鍵，CK由高變低，這時(shí)寄存器A的黃色選擇指示燈亮，表明選擇A寄存器。②二進(jìn)制開關(guān)K23K16用于DBUS[7:0]的數(shù)據(jù)輸入，置數(shù)據(jù)34H置控制信號(hào)為：③按住STEP脈沖鍵，CK由高變低，觀察現(xiàn)象；放開STEP鍵，CK由低變高，產(chǎn)生一個(gè)上升沿，數(shù)據(jù)34H被寫入ST 寄存器。此時(shí)數(shù)據(jù)總線指示燈L7...L0為： (RRD)置為1，關(guān)閉R3 寄存器輸出。②二進(jìn)制開關(guān)K23K16用于DBUS[7:0]的數(shù)據(jù)輸入，置數(shù)據(jù)22H置控制信號(hào)為：③按住STEP脈沖鍵，CK由高變低，觀察現(xiàn)象；放開STEP鍵，CK由低變高，產(chǎn)生一個(gè)上升沿，數(shù)據(jù)22H被寫入R1 寄存器。但仍有很多需要學(xué)習(xí)的地方！第二篇：計(jì)算機(jī)組成原理實(shí)驗(yàn)報(bào)告計(jì)算機(jī)科學(xué)與技術(shù)計(jì)10計(jì) 算 機(jī) 組 成 原 理 實(shí) 驗(yàn) 報(bào)姓名：學(xué)號(hào)：班級(jí)：指 導(dǎo) 老 師：鄭計(jì)算機(jī)科學(xué)與技術(shù)計(jì)104一個(gè)上升沿，數(shù)據(jù)66H 被寫入W 寄存器。通過這次實(shí)驗(yàn)，使我了解到運(yùn)行調(diào)試程序的不易，今后一定更加努力，把程序做到最好！對(duì)于不足之處，會(huì)積極改正?？傮w上來講，有些知識(shí)點(diǎn)理解的還不到位，希望通過以后的練習(xí)能加強(qiáng)對(duì)這些知識(shí)點(diǎn)的理解。簡(jiǎn)潔明了，無與倫比 CODE ENDSEND START六、運(yùn)行結(jié)果實(shí)驗(yàn)一調(diào)試實(shí)驗(yàn)一運(yùn)行結(jié)果實(shí)驗(yàn)二調(diào)試實(shí)驗(yàn)二運(yùn)行結(jié)果實(shí)驗(yàn)三調(diào)試實(shí)驗(yàn)三運(yùn)行結(jié)果七、實(shí)驗(yàn)總結(jié)通過本次上機(jī)實(shí)驗(yàn)，學(xué)習(xí)了數(shù)值轉(zhuǎn)換，循環(huán)，中斷，分支結(jié)構(gòu)等知識(shí)點(diǎn)。遞歸調(diào)用，把CX一次次的減一POP CX。CX=2~8CMP CX, 1。0、1 的階乘都是 1 LOP:MOV AX, BXMOV CX, AXCALL FACTOR。與n比較jna lop2。注意這里是帶進(jìn)位左移，程序的思想所在 jmp loop1。039。計(jì)算機(jī)就會(huì)根據(jù)AH寄存器中的值執(zhí)行相應(yīng)的操作。此處輸入數(shù)據(jù)段代碼n dw ?DATAS ENDS STACKS SEGMENTdw 64 dup(?)。（3）匯編語言上機(jī)操作，掌握循環(huán)程序的過程和匯編實(shí)現(xiàn)原理，進(jìn)一步熟練掌握DEBUG操作指令以及匯編語言源程序的編輯、匯編、連接及調(diào)試過程。(4)學(xué)會(huì)針對(duì)不同的問題，選用不同的組織循環(huán)的方法。通過親自動(dòng)手，能更好的理解邏輯器件的組成及功能?？偩€基本實(shí)驗(yàn)流程圖（3） 所示。（4）將當(dāng)前地址的存儲(chǔ)器中的數(shù)用LED 數(shù)碼管顯示。總線傳輸實(shí)驗(yàn)框圖總線基本實(shí)驗(yàn)要求如下：根據(jù)掛在總線上的幾個(gè)基本部件，設(shè)計(jì)一個(gè)簡(jiǎn)單的流程。第一篇：計(jì)算機(jī)組成原理及實(shí)驗(yàn)報(bào)告中南大學(xué)計(jì)算機(jī)組成原理及匯編實(shí)驗(yàn)報(bào)告姓 名: 代巍 學(xué) 號(hào): 090912