【正文】 設(shè)置寄存器 a15，用于累計 DMA0中斷的次數(shù) MVKLH 000H， A15 start_timer0: MVKL 0,B0 。 主程序代碼： start: interrupt_init: 。每次在啟動采集任務(wù)后，DSP可以以一定時間間隔循環(huán)查詢采集完成寄存器中數(shù)據(jù)，任務(wù)結(jié)束后， FPGA會向其中寫入 FFFFH以通知 DSP采集工作已經(jīng)完成，可以開始進行數(shù)據(jù)讀取。保證智能監(jiān)測單元快速、靈活地為遠程監(jiān)測診斷提供所需的機組數(shù)據(jù)。這一步的主要工作是對 EDIF網(wǎng)表進行編譯，也就是將綜合后的設(shè)計分配到邏輯單元陣列中，通過布線資源連接到有關(guān)邏輯單元和 I/O引腳。 23 仿真是指從電路模型的描述抽象出模型，然后將外部激勵信號或數(shù)據(jù)施加于此模型，通過觀察該模型在外部激勵的作用下的響應(yīng)來判斷該電路系統(tǒng)是否實現(xiàn)了預(yù)期的功能。 MAX PLUS 圖 MAX+PLUS II 開發(fā)環(huán)境 Chart MAX+PLUS II development environments Synplify是一款功能強大，性能優(yōu)越的專業(yè) VHDL程序邏輯綜合工具，在進行復雜 VHDL程序時，相比 MAX+PLUS II 集成開發(fā)軟件中的自帶邏輯綜合工具，可以實現(xiàn)更加優(yōu)化的設(shè)計結(jié)果，將 VHDL 程序映射為結(jié)構(gòu)更優(yōu)化的門級網(wǎng)表。同時 VHDL 語言設(shè)計的同步采集邏輯，具有很好的復用性和可移植性[27][28]。硬件描述語言是一種用于設(shè)計電子系統(tǒng)硬件的計算機語言，用來描述電子系統(tǒng)硬件的行為描述、結(jié)構(gòu)描述、數(shù)據(jù)流描述的語言，以軟件編程的方式來描述電子系統(tǒng)的邏輯功能、電路結(jié)構(gòu)和連接方式，適合于 進行大規(guī)模數(shù)字電子系統(tǒng)的設(shè)計。 因此， FLEX10K20 的四個模塊可以通過寄存器的讀寫操作進行組合，從而得到整體設(shè)計結(jié)果。 智能監(jiān)測單元中 FLEX10K20 的內(nèi)部功能模塊劃分如圖 所示，根據(jù)智能監(jiān)測單元對 FLEX10K20 FPGA的總體設(shè)計要求，我們將其內(nèi)部功能相應(yīng)分為以下四個模塊： DSP接口模塊、采集存儲 模塊、可變分頻模塊以及轉(zhuǎn)速測量模塊。其中 FLEX10K20 與 DSP之間主要進行采集參數(shù)以及轉(zhuǎn)速測量值等數(shù)據(jù)的傳遞； FLEX10 對六片ADS7864 則主要進行采集參數(shù)發(fā)出同步采集控制信號； FLEX10K20 對 FIFO發(fā)出采集數(shù)據(jù)寫操作控制信號。并且按照電路功能劃分開發(fā)了信號調(diào)理板、并行采集板、電源子板，并且將硬件電路作了整體集成，完成了智能監(jiān)測單元的硬件電路設(shè)計 。 本章小結(jié) 本章通過對 DSP 技術(shù)、同步并行采集技術(shù)和相關(guān)集成技術(shù)的研究，提出了基于 DSP的集成化智能監(jiān)測單元的 DSP+FPGA的總體實施方案，提高了智能監(jiān)測單元的智能化，使其具有較高的實時性和運行效率 。集成可視化的開發(fā)環(huán)境以及已有的第三方網(wǎng)絡(luò)通訊板卡良好的支持使我們能夠在非常有限的開發(fā)時間內(nèi)完成高效率、高可靠和實時性集成化智能監(jiān)測單元的設(shè)計開發(fā)任務(wù)，是單元控制和處理平臺的明智選擇。 其中 64KB 數(shù)據(jù)包緩存區(qū)是單片快速以太網(wǎng)控制器 MX98728 所要求的，用于數(shù)據(jù)的接收、發(fā)送緩存，通過內(nèi)部 DMA和內(nèi)置的智能化 SRAM總線仲裁器來進行存取管理 。數(shù)據(jù)采集板的控制地址分配在 EMIF 的 CE3段 。t 開發(fā)工具CCS(Code Composer Studio). CCS 使得 DSP應(yīng)用代碼的開發(fā)過程從編輯、編譯到調(diào)試、代碼性能測試都可以集成到一個環(huán)境下進行，同時 CCs 提供了DSP/BIOS和 RTDX技術(shù)從而實現(xiàn)了實時分析和數(shù)據(jù)可視化功能，極大地簡化了開發(fā)過程，降低了 代碼地開發(fā)難度。32 位外部存儲器接口EMIF(External Memory Interface)可以方便地配置不同速度、容量及復雜程度地存儲器 :4通道自加載 DMA協(xié)處理器，可用于數(shù)據(jù)的 DMA傳輸 。在硬件上， DSK開發(fā)板由 TMS320C671擴展內(nèi)存、接口電路等組成 [211 TMS320C6711 是 TI公司生產(chǎn)的浮點 DSP 芯片，屬于 C6000 系列，最快時鐘頻率可達到 167MHa，運算能力達到1336MIPS(Million Instructions per Second)/lGFLOPS(G Float Operations per Second)。 EPCII41 可西安交通大學 碩士學位論文用通用的 EPROM編程器進行編程，但只能寫入一次，因此一般適用于在設(shè)計調(diào)試全部完成，系統(tǒng)進行正常工作時使用。但配置過程中，必須有計算機和下載電纜，比較適合在實驗室內(nèi)使用。 圖 FLEX 10K 器件配置周期圖 Chart FLEX 10K ponent disposition periodogram 在 FLEX10K 系列 FPGA 設(shè)計最終成功完成之前，器件的配置一般采用Altera 專用 ByteBlasterMV 并行下載電纜進行被動配置。為了保證 DSP 和 FPGA 之間正確 15 的數(shù)據(jù)傳輸， FPGA中的讀寫邏輯需要用 DSP的外部存儲器接口 EMIF(External Memory Interface)輸出時鐘 ECLKOUT進行同步。為了避免總線沖突， FPGA的數(shù)據(jù)總線經(jīng)過三態(tài)總線收發(fā)器 74LVT16245連接到 DSP的數(shù)據(jù)總線上，通過控制 74LVT16245的使能信號/OE和方向選擇信號 DIR可以實現(xiàn)對數(shù)據(jù)傳輸方向的控制。 圖 2. 10 FPGA 與 FIFO 接口框圖 Chart FPGA and FIFO connection diagram FPGA 與 DSP 接口電路 DSP與 FPGA的接口電路主要可以實現(xiàn)以下功能 :DSP向 FPGA發(fā)送同步采集的工作參數(shù) 。同時該芯片的 64 引腳 TQFP 貼片封裝有利于縮小電路尺寸提高智能監(jiān)測單元的集成化和小型化 。 圖 FPGA 與 ADS7864 接口框圖 Chart FPGA and ADS7864 connection diagram 13 FPGA 與 FIFO 接口電路 當一個采樣點的全部待采集信號完成 A/D轉(zhuǎn)換后，轉(zhuǎn)換結(jié)果數(shù)據(jù)需要按通道號遞增的順序存入數(shù)據(jù)緩存 FIFO 中，并且啟動下一個采樣點的數(shù)據(jù)采集。FPGA 與一片 ADS7864 的接口電路如圖 所示。同時 144 管腳 TQFP (Thin Quad Flatpacks)利于減小電路尺寸，滿足監(jiān)測單元集成化的要求。因此根據(jù)系統(tǒng)功能要求、開發(fā)難易程度、今后功能擴展、成本、電路尺寸等方面綜合考慮，智能監(jiān)測單元采用的 FPGA 是 FLEX10K20TC144 芯片， FLEX10K 系列芯片是 Altera 公司生產(chǎn)的嵌入式可編程邏輯器件，采用可 12 重構(gòu)的 CMOS SRAM 工藝，將設(shè)計獨特的嵌入式陣列與連續(xù)的快速通道互連相結(jié)合。 FPGA不但根據(jù) DSP發(fā)送的采集參數(shù)對 36通道數(shù)據(jù) 同步采集操作進行控制 。 11 圖 36 通道同步采集電路示意框圖 The chart 36 channels synchronization gathering electric circuithints the diagram 同步采集的時間間隔就是兩次采樣操作之間的間隔，由于智能監(jiān)測單元的6片 ADS7864是并行運行而且每片 ADS7864內(nèi)部有 2個并行工作的 A/D 轉(zhuǎn)換器，在忽略掉 6 片 ADS7864 芯片工作參數(shù)的細小差別以及信號傳輸延遲的基礎(chǔ)上，所有 36通道全部完成 AID轉(zhuǎn)換的時間相當于單通道 A/D轉(zhuǎn)換時間的 3倍。當 ADS7864 的 3個保持信號同時有效時就可以同時對 6 路輸入信號進行采樣 /保持操作，再按通道號順序依次由內(nèi)部 AM轉(zhuǎn)換器對 6通道采樣數(shù)據(jù)進行轉(zhuǎn)換并將轉(zhuǎn)換結(jié)果暫存于片內(nèi)數(shù)據(jù)緩存中，可以通過改變通道地址選擇信號依次讀出，從而實現(xiàn)同一芯片的 6個通道同步采集。為了實現(xiàn)高性能的抗混疊濾波，模擬低通濾波器我們采用的是 Maxim 公司生產(chǎn)的 MAX280，僅需要外接一個電阻和電容，它可以實現(xiàn) 5階低通濾波、零直流誤差、全極點實現(xiàn)、截止頻率可控的優(yōu)良勝能。重新采樣器通過內(nèi)插、數(shù)字濾波、抽取來改變原信號序列的采樣頻率并消除新的混疊和鏡像。為此設(shè)計了如圖 /數(shù)字混合抗混疊濾波器?？够殳B濾波器實際上是一種低通濾波器，其截止頻率不高于折疊頻率。振動信號等機械設(shè)備的運行狀態(tài)參數(shù)的變化頻率一般在 20KHz以內(nèi)，從圖中可以看出，信號變換電路在這一頻率范圍內(nèi)，交流信號的放大性能比較穩(wěn)定。由于設(shè)備監(jiān)測診斷需要，信號變換電路將交流電壓信號放大 4 倍，直流信號放大1/20倍后疊加上 1V電壓從而使經(jīng)過放大疊加后的信 號滿足 A/D轉(zhuǎn)換芯片的輸入范圍。 圖 監(jiān)測單元的 DSP +FPGA 結(jié)構(gòu)框圖 Chart monitors units DSP and FPGA structure diagram 信號調(diào)理電路 輸入智能監(jiān)測單元的信號是通過傳感器組采集而來的機械設(shè)備的振動 / 位移、轉(zhuǎn)速、標準信號。 DSP具有軟件的靈活性 。 DSP+FPGA結(jié)構(gòu)最大的特點 是結(jié)構(gòu)靈活，有較強的通用性，適于將系統(tǒng)任務(wù)劃成分子任務(wù)逐項開發(fā)，實現(xiàn)模塊化設(shè)計，從而能夠提高算法效率和系統(tǒng)實時性 。如圖 所示，該方案中 FPGA 通過與 DSP 的接口電路 實現(xiàn)對 DSP 指令的譯碼從而負責對 36 通道同步數(shù)據(jù)采集和存取操作的邏輯控制。組成形式靈活，可以集成外圍控制、譯碼和接口電路 。 FPGA 在這一應(yīng)用領(lǐng)域有無法比擬的優(yōu)勢。 在智能監(jiān)測單元中 DSP芯片在對采集數(shù)據(jù)進行快速信息篩選、監(jiān)測分析、超限報警、數(shù)據(jù)管理等處理操作的同時還要同遠程監(jiān)管中心進行網(wǎng)絡(luò)通訊互聯(lián)以保證對設(shè)備運行狀態(tài)進行遠程實時監(jiān)測診斷 的需要。同時為了實現(xiàn)設(shè)備遠程故障診斷分析，要求監(jiān)測單元必須具有很強的網(wǎng)絡(luò)通訊能力以便及時響應(yīng)遠程監(jiān)管中心的采集命令和采集數(shù)據(jù)的快速傳輸發(fā)送 。 DSP 通過對 TCP/IP 通訊模塊的調(diào)用實現(xiàn)對網(wǎng)絡(luò)通訊傳輸?shù)目刂茝亩瓿蛇h程采集參數(shù)的接收和采集數(shù)據(jù)的傳輸發(fā)送 。 FPGA: FPGA(Field Programmable Gate Array)現(xiàn)場可編程門陣列是監(jiān)測單 5 元的同步采集邏輯控制核心。 多通道 A/D 轉(zhuǎn)換器 :由于智能監(jiān)測單元要求集成度高，如果使用單路 A/D轉(zhuǎn)換器，則 36通道需要 36片 A/D芯片，加上芯片外圍元件，在對電路尺寸要求比較 嚴格的情況下很難進行合理的布局、布線 。第五章：對智能監(jiān)測單元的設(shè)計、開發(fā)、調(diào)試工作過程進行了歸納總結(jié)。 第四章：是對智能采集監(jiān)測單元設(shè)計完成后的調(diào)試過程的總結(jié)。 (3)使用 VHDL硬件描述語言和電子設(shè)計自動化 EDA工具，采用模塊化設(shè)計思想對智能采集監(jiān)測單元中 FPGA 內(nèi)部同步采集控制邏輯程序進行設(shè)計開發(fā)。智能監(jiān)測單元力求結(jié)構(gòu)簡單、可靠實用、免維修，并且要求可以實現(xiàn)直接上網(wǎng)進行數(shù)據(jù)交流，通過網(wǎng)絡(luò)設(shè)置組態(tài)，期望可以應(yīng)用于流程工業(yè)、航空航天、軍事裝備等領(lǐng)域的設(shè)備狀態(tài)檢測和故障系統(tǒng) 中 [13]。 基于資源節(jié)點的設(shè)備監(jiān)測診斷系統(tǒng)的關(guān)鍵技術(shù)和研究重點之一就是監(jiān)測診斷系統(tǒng)瘦型前端的開發(fā)設(shè)計。這些資源節(jié)點具有響應(yīng)網(wǎng)上請求、計算、處理和回傳結(jié)果等能力，并可重組出新的資源節(jié)點，例如通過對特征提取、數(shù)據(jù)庫、診斷推理等資源節(jié)點的調(diào)用派生出專家系統(tǒng)資 源節(jié)點。另外，客戶端大量繁瑣的操作工作，使得系統(tǒng)的維護成本比較高，影響了系統(tǒng)的推廣應(yīng)用和管理。 從以上國內(nèi)外研究及發(fā)展介紹中可以看出遠程監(jiān)測診斷技術(shù)是在傳統(tǒng)監(jiān)測診 斷技術(shù)和網(wǎng)絡(luò)技術(shù)的基礎(chǔ)上發(fā)展起來的，是一種比較新的監(jiān)測診斷方法，目前還處于不斷發(fā)展的過程中 。許多公司也在開始在其產(chǎn)品中增加了 Inter功能，如 Bently公司的在線設(shè)備運行狀態(tài)監(jiān)測系統(tǒng)。設(shè)備的故障診斷與人類的疾病診斷相似 ，遠程醫(yī)療診斷中所采用的系統(tǒng)體系結(jié)構(gòu)、信息傳輸方法和異地專家會診組織、實現(xiàn)等形式都可以為設(shè)備遠程監(jiān)測診斷所借鑒和采用。遠程監(jiān)測診 斷技術(shù)利用計算機網(wǎng)絡(luò)，通過信息交流來實現(xiàn)對遠程設(shè)備的狀態(tài)監(jiān)測和故障診斷，保證異地復雜設(shè)備或系統(tǒng)的正常運行，降低了設(shè)備維護成本。Synchronous acquisition 。 測單元功能進行 了在線調(diào)試驗證，并成功地應(yīng)用于某機動裝備的監(jiān)測管理系統(tǒng)中。 本文開發(fā)的智能監(jiān)測單元集成了信號調(diào)理、數(shù)據(jù)采集、狀態(tài)監(jiān)測、信息存儲、網(wǎng)絡(luò)通訊等功能，能夠準確提供機組實時運行信息，并可實現(xiàn)數(shù)據(jù)的網(wǎng)上傳輸和組態(tài)的網(wǎng)絡(luò)設(shè)置。 本文針對基于資源節(jié)點的遠程監(jiān)測診斷系統(tǒng)的要求，設(shè) 計并實現(xiàn)了基于 DSP的智能監(jiān)測單元，主要工作包括 : DSP技術(shù)、同步采集技術(shù)和相關(guān)集成技術(shù)的利用，設(shè)計了基于 DSP的集成化智能監(jiān)測單元的總體實施方案。 關(guān)鍵字 ： DSP數(shù)字信號處理器 ； 智能監(jiān)測； 同步采集 ； FPGA DSPbased work signal transmission system Name： BoXue Zhang Major： Electronic information Tutor： Abstract： The remote monitoring an