溫度測(cè)量與控制電路-wenkub.com
2025-08-02 09:36 本頁(yè)面
【正文】 經(jīng)過這次課程設(shè)計(jì)，我們學(xué)習(xí)了很多知識(shí)，電子方面的知識(shí)是不分家的，在設(shè)計(jì)過程中，我們用到了模電知識(shí)、數(shù)電知識(shí)和VHDL編程，在使用A/D轉(zhuǎn)換器進(jìn)行模數(shù)轉(zhuǎn)換時(shí)，我們也翻閱了單片機(jī)的書籍，做一次課程設(shè)計(jì)，成績(jī)好不一定就能做出東西，還得會(huì)利用所學(xué)的知識(shí)做出我們想要的東西，這一點(diǎn)是很重要，因此，只要提高我們的動(dòng)手能力，認(rèn)真的對(duì)待每一門課的實(shí)驗(yàn)，將來才能在社會(huì)上有立足之地，否則得話只能被這個(gè)社會(huì)所遺棄。D7位不需要譯碼，當(dāng)D7=0時(shí)候，小數(shù)數(shù)碼管 顯示0，當(dāng)D7=1的時(shí)候，小數(shù)部分顯示5 。相加的結(jié)果為三位BCD碼 ，記為BCD1同理，在實(shí)現(xiàn)D5位（32）和D4位（16）相加，相加結(jié)果最多為兩位BCD嗎，記為BCD2；這樣，在用一個(gè)兩位BCD碼的加法器來實(shí)現(xiàn)BCD3和BCD2的相加，相加結(jié)果最大為32+16+15=63,所以，其結(jié)果最多為兩位的BCD碼，記為BCD4；這樣，最后再用一個(gè)三位的來實(shí)現(xiàn)BCD1和BCD4的相加，這里就需要一個(gè)三位的BCD全加器。收獲與體會(huì)，存在的問題等在課程設(shè)計(jì)的初期，我們都還信誓旦旦的以為這些都很簡(jiǎn)單，并沒有放太多的心思，但是當(dāng)做起來的時(shí)候，所有的麻煩都來了，導(dǎo)致時(shí)間也不夠充裕了，在課程設(shè)計(jì)中，我們遇到了很多的問題，比如說我所負(fù)責(zé)的放大電路部分，剛開始只是采用一級(jí)放大，但是放大的效果并不明顯，而且出現(xiàn)的問題也很多，經(jīng)過討論，我們又選擇了采用多級(jí)放大電路，用三個(gè)放大器來實(shí)現(xiàn)信號(hào)的放大，終于得到了想要的結(jié)果，不過信號(hào)放大后又有問題了，當(dāng)我們定義最初的輸入電壓時(shí)，當(dāng)最初的輸入電壓為0，經(jīng)過三級(jí)放大后，輸出電壓還是有信號(hào)，正常情況下輸出應(yīng)該為0，或者得到很微小的電壓，這個(gè)問題到最后也沒有解決，好在并無太大的影響。單片機(jī)原理、接口及應(yīng)用VHDL語言程序設(shè)計(jì)及應(yīng)用數(shù)字電子技術(shù)基礎(chǔ)模擬電子技術(shù)基礎(chǔ)第四章 結(jié)束語在這次課程設(shè)計(jì)中，我們遇到了很多問題，比如說放大電路部分，經(jīng)過一級(jí)放大并沒有得到我們想要得到的倍數(shù)，于是采用了多級(jí)放大。PLD的程序是先將二進(jìn)制數(shù)轉(zhuǎn)換成10進(jìn)制數(shù)，然后在將10進(jìn)制數(shù)轉(zhuǎn)換成對(duì)應(yīng)的BCD碼。放大后的信號(hào)還要經(jīng)過A/D轉(zhuǎn)換器進(jìn)行模擬信號(hào)到數(shù)字信號(hào)的轉(zhuǎn)換，放大后的電壓得電壓經(jīng)過低通濾波，通過一級(jí)電壓跟隨器和模數(shù)轉(zhuǎn)換器連接，完成信號(hào)的采集功能。而聲音報(bào)警則是通過一個(gè)555多諧振蕩器。電壓比較電路有兩個(gè)電壓比較器，一個(gè)電壓比較器控制溫度下限，放大之后的電壓低于這個(gè)比較器的電壓時(shí)，就會(huì)產(chǎn)生報(bào)警信號(hào)。end behave。when 1=Vout3=0001。when 90=Vout2=1001。when 50=Vout2=0101。when 10=Vout2=0001。when 9=Vout1=1001。when 5=Vout1=0101。when 1=Vout1=0001。end if。else if(temp_q100 and temp_q0)thentemp_q3=0。if(temp_q=100 )thentemp_q3=1。)thenVout1=0000。elsif(OE=39。039。end loop。) thenp:=2**(i0)。FUNCTION vector_to_int (input :in std_logic_vector(7 downto 0))return integer is VARIABLE q,p:integer :=0。 Vout3: out std_logic_vector(3 downto 0))。 OE: in std_logic。譯碼電路：由于經(jīng)過A/D轉(zhuǎn)換器輸出的為二進(jìn)制數(shù)，這些二進(jìn)制數(shù)在數(shù)碼管上并不能完全顯示，為了能很好的再數(shù)碼管上顯示溫度，本次的課程設(shè)計(jì)采用的譯碼電路為FPGA芯片，利用VHDL編程來實(shí)現(xiàn)譯碼功能。AD轉(zhuǎn)換器的其他管腳懸空即可?？刂茰囟入娐返妮斎攵私与妷焊S器，這個(gè)電壓跟隨器再和濾波電路的輸出端連接。具體電路如上圖所示。靜態(tài)電流為MC1741的靜態(tài)電流的五分之一。所以決定用16位AD轉(zhuǎn)換器，但是只取9位。因?yàn)闇y(cè)量電路的要求是：量程為20到165；，這樣算下來需要至少產(chǎn)生290個(gè)二進(jìn)制數(shù)來表示溫度，也就是說AD轉(zhuǎn)換器至少要9位才可以。第一種
黨政相關(guān)相關(guān)推薦
鄂ICP備17016276號(hào)-1