【正文】 這反映了我們在平時的學(xué)習(xí)中，多注重理論部分的強化，而忽視了實際操作和聯(lián)系的重要性。最后，感謝在實習(xí)過程中所有幫助過我的老師和同學(xué)。不過，在領(lǐng)導(dǎo)和指導(dǎo)老師的幫助下，我很快融入了這個新的環(huán)境，這對我今后踏入新的工作崗位是非常有益的。沒有足夠的動手能力，就奢談在未來的科研尤其是實驗研究中有所成就。掌握基本MATLAB程序設(shè)計方法，為數(shù)字系統(tǒng)的算法分析打下良好的基礎(chǔ)。 (3)本次畢業(yè)實習(xí)的目的是：掌握數(shù)字系統(tǒng)的設(shè)計方法，實現(xiàn)VGA顯示控制電路。 以前很多都是書本上的理論知識,從考試到學(xué)習(xí)，都是圍繞書本的理論知識展開的，而很少會關(guān)心我們自己的實際動手能力，這一次的實習(xí)，讓我們自己去發(fā)現(xiàn)問題，去想問題，去如何解決這個問題去親手操作，實踐，這個過程使得我覺得自己完成了一次質(zhì)的飛躍，我更加明白了，其實我的專業(yè)之路還是很漫長的，還有著很多很多的東西我沒有接觸過，一山還有一山高的道理，現(xiàn)在才真切的體會到。因此Flash編程便成為在調(diào)試完SoPC系統(tǒng)后的重要工作。目前最具有代表性的IP軟核嵌入式處理器是Altera的NiosII軟核。同時隨著現(xiàn)場可編程邏輯陣列(FPGA)技術(shù)的日益成熟，將PLD與嵌入式處理器IP軟核相結(jié)合，形成基于可編程片上系統(tǒng)(System on Programmable Chip，簡稱 SOPC)的SoC解決方案。然后對系統(tǒng)進行編譯，編譯完成后，利用Quartus ，然后將下載線跳到JTAG模式，在NIOSII IDE里選擇RunRun As1 Nios II Hardware進行在硬件上調(diào)試。 while (i100000) i++。 　 } 　　 if (dir) 　　　{ 　　　　 led = led 1。 　alt_u8 dir = 0。硬件配置: NIOSII/E的CPU、RAM、ROM、PIO。包括Nios處理器和生成硬件的整個系統(tǒng)用Altera Quartus綜合。這將產(chǎn)生大約1200行的RTL和相關(guān)的硬件/軟件接口源文件。因此，每個Flash編程設(shè)計都是與具體的目標板相聯(lián)系的，不能用于其他的目標板。第一步，用一個Altera提供的特殊Flash編程設(shè)計(Flash Programmer Design)對FPGA進行配置；第二步，IDEFlash Programmer將要編程到Flash中的文件內(nèi)容傳送到在FPGA上運行的Flash編程設(shè)計，然后Flash編程設(shè)計將接收到的數(shù)據(jù)編寫到Flash中。Altera提供的軟件結(jié)合Impulse CoDeveloper，為我們提供了從C語言編譯和執(zhí)行測試應(yīng)用所需的一切。你也可以確認一下是否正確分配了，分配的情況如下圖：仿真波形圖3. NiosII系統(tǒng)的應(yīng)用（一）設(shè)計原理基于PC的臺式機應(yīng)用或運行在Nios處理器中的嵌入式應(yīng)用運行，它從TIFF格式文件中讀取數(shù)據(jù)進行處理。 首先建立一個TCL Script文件：點FileNew…選擇Other Files選項卡里面的Tcl Script File，如下圖： 點擊兩次ok，回到主界面。選擇As inputs，tristated。 //（2）源程序也可以不用上拉電阻是必要的，因為I／0端口輸出高電平是靠上拉電阻實現(xiàn)的 圖14 并行雙向I/O端口基本結(jié)構(gòu)(二) 設(shè)計方案（1）設(shè)計分析：我們要求這次8個燈流水一樣的點亮具體分析一下，我們需要每個1秒鐘的時間點亮一個燈，從D1開始，然后點亮D2（這個時候點亮了D1和D2），依此類推，直到點亮八個燈，然后熄滅；然后又從頭開始……器件可節(jié)省約10％的資源相應(yīng)的VHDL程序代碼段如圖13所示 圖13 可選指令設(shè)置VHDL程序代碼(5) 并行I／O端口為了便于IC設(shè)計，MC805l IP核的I／0口不提供復(fù)用功能，包括4個8位輸入輸出口、串行接口、計數(shù)器輸入端和擴展存儲器接口如果要想將MC8051 IP核的并行I／O端口改為雙向I／0端口，設(shè)計時可以添加一些外圍邏輯電路來實現(xiàn)圖中的2個D觸發(fā)器起同步輸入信號的作用(mc805l_core的輸入I／O不做同步處理)因而存儲器輸入、輸出數(shù)據(jù)沒用寄存器寄存(4) 可選擇指令在某些場合，有些指令是用不到的，因此，通過禁用這些指令節(jié)省片上資源這些指令有8位乘法器(MUL)、8位除法器(DIV)和8位十進制調(diào)整器(DA)禁用時只需要在VHDL源程序文件MC8051_p．vh中將C_IMPL_MUL(乘法指令MUL)、C_IMPL_DIV(除法指令DIV)或C_IMPL_DA(十進制調(diào)整指令DA)的常量值設(shè)置為0即可如果這3條可選指令沒有被執(zhí)行2. 51IP核在FPGA中的應(yīng)用 (一) 設(shè)計原理單片機作為一個大型設(shè)計，其內(nèi)核由定時器時鐘管理單元、ALU算數(shù)邏輯單元、串口及控制單元、存儲單元RAM及ROM等模塊組成 (1) 時鐘管理單元 MC8051內(nèi)核采用完全同步的時鐘設(shè)計只有一個時鐘信號控制每個存儲單元的輸入沒有使用門時鐘，時鐘沒有輸入到任何小學(xué)北師大版三年級數(shù)學(xué)組合邏輯單元中斷輸入線使用兩級同步(鎖存2次)與全局時鐘同步可以達到完全同步，即使用其他時鐘的外部電路在驅(qū)動并行I／0端口沒有采用這種同步方式 (2) 定時器、串口和中斷 標準8051微控制器只提供兩個定時／計數(shù)器單元、一個串口單元及兩個外部中斷源而在MC805l IP核中，這些單元最多可增加到256組只需修改VHDL源代碼增加兼容的單元數(shù)在VHDL源程序文件mc8051_p．vhd中更改C_IMPL_N_TMR、C_IMPL_N_SIU、C_IMPL_N_EXT的常量值就可以，其范圍是1~256相關(guān)的VHDL代碼如圖12所示 圖12 定時器、串口及中斷單元數(shù)設(shè)置VHDL代碼這里C_IMPL_N_TMR、C_IMPL_N_SIU、C_IMPL_N_EXT3個常量參數(shù)不能獨立修改數(shù)值，只能同時增減C_IMPL_N_TMR加l意味著對應(yīng)的添加了2個定時/計數(shù)器、一個串口單元和2個外部中斷源為了能尋址所生成的單元而不改變微控制器的地址空間，在微控制器的特殊功能寄存器(SFR)內(nèi)存空間增加了2個8位寄存器作為附加功能寄存器：分別是TSEL(定時／計數(shù)器選擇寄存器地址為Ox8E)和SSEL(串口選擇寄存器地址為Ox9A)如果以上的寄存器指向不存在的器件單元將使用默認的l單元，如果沒有對這兩個寄存器賦值，其缺省值為1如果在中斷發(fā)生期間設(shè)備(寄存器)沒被選中(比如TSEL)那么相應(yīng)的中斷標志位將保持置位，直到執(zhí)行中斷服務(wù)程序(3) 存儲器接口單元 由于采用優(yōu)化結(jié)構(gòu)設(shè)計，存儲器采用同步結(jié)構(gòu)，限制輸入、輸出的時序圖中,mode是彩條模式控制輸入信號,hs、vs分別是行、場同步信號輸出,cBlank是復(fù)合消隱信號輸入,r[7…0]、g[7…0]、b[7…0]是八位的色彩輸出信號。而計數(shù)器mode的值又決定著輸出的彩條信號的類型，當(dāng)mode為0時amp。 圖8它對行點數(shù)計數(shù)器的末五位數(shù)進行判斷，每四條豎線生成一種豎彩條，共八種豎彩條，colorx的二進制值為1表示像素應(yīng)發(fā)光，為0表示像素應(yīng)熄滅。當(dāng)v_t的值為499時,狀態(tài)機v_state進入場消隱后肩v_back狀態(tài)。行計數(shù)器h_t對25MHz的點時鐘進行計數(shù)，當(dāng)行計數(shù)器h_t的計數(shù)值到達639時，行同步狀態(tài)機即進入行消隱前肩h_front狀態(tài)；當(dāng)h_t的計數(shù)值為663時,行同步狀態(tài)機進入行同步狀態(tài)和h_sync,此時，行同步信號Hs輸出低電平；當(dāng)h_t的計數(shù)值為759時，狀態(tài)機即進入行消隱后肩h_back狀態(tài)；在行狀態(tài)機為h_front,h_sync,h_back狀態(tài)時，行消隱信號輸出低電平。這兩個狀態(tài)機的狀態(tài)轉(zhuǎn)移圖分別如圖6和圖7所示。同時，還可以通過彩條模式選擇按鍵的控制來改變彩條模式，產(chǎn)生豎彩條、橫彩條、棋盤格等各種彩條模式，極大地方便了電路調(diào)試。場同步信號Vs每場有一個脈沖，該脈沖的低電平寬度twv為63us（2行）。NAND結(jié)構(gòu)能提供極高的單元密度,可以達到高存儲密度,并且寫入和擦除的速度也很快。許多業(yè)內(nèi)人士也搞不清楚NAND閃存技術(shù)相對于NOR技術(shù)的優(yōu)越之處,因為大多數(shù)情況下閃存只是用來存儲少量的代碼,這時NOR閃存更適合一些。Intel于1988年首先開發(fā)出NOR flash技術(shù),徹底改變了原先由EPROM和EEPROM一統(tǒng)天下的局面。這區(qū)區(qū) 8個I/O 端口只能以信號輪流傳送的方式完成數(shù)據(jù)的傳送，速度要比NOR閃存的并行傳輸模式慢得多。而NOR型閃存擦除數(shù)據(jù)仍是基于隧道效應(yīng)（電流從浮置柵極到硅基層），但在寫入數(shù)據(jù)時則是采用熱電子注入方式（電流從浮置柵極到 源極）。柵極與硅襯底之間有二氧化硅絕緣層，用來保護浮置柵極中的電荷不會泄 漏。 FLASH存儲器的工作原理及控制方式FLASH存儲器是閃速存儲器，它的主要特點是在不加電的情況下能長期保持存儲的信息?！　DR SDRAM的時鐘頻率就是數(shù)據(jù)存儲的頻率，第一代內(nèi)存用時鐘頻率命名，如pc100，pc133則表明時鐘信號為100或133MHz，數(shù)據(jù)讀寫速率也為100或133MHz。然后是一個Deselect (反選)命令序列，在對列地址發(fā)送Read 或Write 命令前滿足定時要求。SDRAM增加了時鐘信號和內(nèi)存命令的概念。不過其存儲容量不同，則地址線的根數(shù)不同；其存儲位數(shù)不同，則數(shù)據(jù)線的根數(shù)不同。3）控制邏輯與三態(tài)數(shù)據(jù)緩沖器存儲器讀/寫操作由CPU控制，CPU送出的高位地址經(jīng)譯碼后，送到控制邏輯的端。而復(fù)合譯碼是將地址線分為X和Y兩部分，用兩個譯碼電路分別譯碼。封裝引線數(shù)減少，成品合格率就會提高，因此，存儲器芯片大多采用位結(jié)構(gòu)形式。按字結(jié)構(gòu)方式排列時，讀/寫一個字節(jié)的8位制作在一塊芯片上，若選中，則8位信息從一個芯片中同時讀出，但芯片封裝時引線較多。從這一點來說，MATLAB清晰地體現(xiàn)了類似“演算紙”的功能MATLAB強大的數(shù)組運算功能，決定了它很容易對一大批數(shù)據(jù)進行一般的數(shù)據(jù)分析，如求數(shù)組的極值、平均值、中值、和、積、標準差、方差、協(xié)方差和排序等。領(lǐng)域型工具箱 —— 專用型領(lǐng)域型工具箱是學(xué)科專用工具箱，其專業(yè)性很強，比如控制系統(tǒng)工具箱（ Control System Toolbox）；信號處理工具箱（Signal Processing Toolbox）；財政金融工具箱（ Financial Toolbox）等等?？梢灾苯诱{(diào)用,用戶也可以將自己編寫的實用程序?qū)氲組ATLAB函數(shù)庫中方便自己以后調(diào)用，此外許多的MATLAB愛好者都編寫了一些經(jīng)典的程序，用戶可以直接進行下載就可以用。它在數(shù)學(xué)類科技應(yīng)用軟件中在數(shù)值計算方面首屈一指。Nios II處理器具有很大的靈活性，得到了廣泛應(yīng)用，在特性、成本和性能上達到了最佳，是一款避免昂貴的產(chǎn)品過時、幫助您將產(chǎn)品盡快推向市場的處理器。HardCopy結(jié)構(gòu)化ASIC是唯一能夠?qū)崿F(xiàn)在正式投產(chǎn)前，硬件功能在FPGA中驗證以及系統(tǒng)軟件在真實系統(tǒng)配置環(huán)境中進行設(shè)計、測試的器件。Nios II嵌入式處理器能夠提供系統(tǒng)級處理器性能，實現(xiàn)處理器和系統(tǒng)功能以及邏輯在單個器件中的集成。reg。 　　采用多處理器的系統(tǒng)雖然可以提高系統(tǒng)的性能，但傳統(tǒng)的多處理器系統(tǒng)一般只出現(xiàn)在工作站及高端PC上，在嵌入式系統(tǒng)中由于其設(shè)計代價太高很少采用。估計到2007年，該市場價值將到達110億美元。Nios II集成開發(fā)環(huán)境（IDE）提供了許多軟件模板，簡化了項目設(shè)置。Nios II處理器也能夠在HardCopy器件中實現(xiàn)，Altera還為基于Nios II處理器的系統(tǒng)提供ASIC的移植方式。專用指令邏輯和本身Nios II指令相同，能夠從多達兩個源寄存器取值，可選擇將結(jié)果寫回目標寄存器。這3種產(chǎn)品具有32位處理器的基本結(jié)構(gòu)單元——32位指令大小，32位數(shù)據(jù)和地址路徑，32位通用寄存器和32個外部中斷源；使用同樣的指令集架構(gòu)（ISA），100%二進制代碼兼容，設(shè)計者可以根據(jù)系統(tǒng)需求的變化更改CPU，選擇滿足性能和成本的最佳方案，而不會影響已有的軟件投入。 　　自Altera于2000年推出第一代16位Nios處理器以來，已經(jīng)交付了13000多套Nios開發(fā)套件，Nios成為最流行的軟核處理器。改進了軟件的LogicLock模塊設(shè)計功能，增添 了FastFit編譯選項，推進了網(wǎng)絡(luò)編輯性能，而且提升了調(diào)試能力?！　ltera Quartus II 作為一種可編程邏輯的設(shè)計環(huán)境, 由于其強大的設(shè)計能力和直觀易用的接口，越來越受到數(shù)字系統(tǒng)設(shè)計者的歡迎。　　此外，Quartus II 通過和DSP Builder工具與Matlab/Simulink相結(jié)合，可以方便地實現(xiàn)各種DSP應(yīng)用系統(tǒng)；支持Altera的片上可編程系統(tǒng)（SOPC）開發(fā)，集系統(tǒng)級設(shè)計、嵌入式軟件開發(fā)、可編程邏輯設(shè)計于一體，是一種綜合性的開發(fā)平臺?！　uartus II可以在XP、Linux以及Unix上使用，除了可以使用Tcl腳本完成設(shè)計流程外，提供了完善的用戶圖形界面設(shè)計方式。若在系統(tǒng)級應(yīng)用中，開發(fā)人員不具備系統(tǒng)的擴充開發(fā)能力，只是搞搞編程是沒什么意義的，當(dāng)然設(shè)備驅(qū)動程序的開發(fā)是另一種情況，搞系統(tǒng)級應(yīng)用看似起點高，但