電學(xué)半導(dǎo)體名詞解釋(00001)-wenkub.com
2025-07-31 05:48 本頁面
【正文】 答：藉由defect map與yield map的迭圖與公式的運(yùn)算，可算出某種缺陷對良率的殺傷力。② 經(jīng)由killing ratio的計(jì)算來找出對良率影響最大的缺陷種類。 yield loss analysis的功能為何？ 答：收集并分析各工藝區(qū)間所產(chǎn)生的缺陷對產(chǎn)品良率的影響以決定改善良率的可能途徑。 答：① 應(yīng)用各檢察點(diǎn)既有的資料可初步判斷工藝中缺陷主要的分布情況。 答：① 以Zone partition的觀念，兩個監(jiān)測站點(diǎn)不可相隔太多工藝的步驟。 答：① 現(xiàn)階段最具代表性的工藝技術(shù)。 何謂Sampling plan? YMS有何功能? Review Station的作用? 何為optical review tool? Bright field 與 Dark field 何者靈敏度較好? 何謂 Dark field? 答：① Defect大小② 位置,坐標(biāo)③ Defect map83. ⑤ 確認(rèn)defect來源并通知相關(guān)單位一同解決81. 依對良率的影響Defect可分為?② 外在環(huán)境：包含潔凈室，傳送系統(tǒng)與程序。 Defect的來源？④ Wafer本身或制造過程中引起的晶格缺陷。76. 答：① 負(fù)責(zé)生產(chǎn)過程中異常缺陷事故的追查分析及改善工作的調(diào)查與推動。(Base line defect improvement)73.72. 答：Yield Enhancement 良率改善71. ROM是什幺的縮寫? WAT工程師每天來公司需要Check哪些項(xiàng)目(開門五件事)? 答：① Check MES系統(tǒng), 察看自己Lot情況② 處理in line hold lot.(defect, process, WAT)③ 分析匯總相關(guān)產(chǎn)品in line數(shù)據(jù).(raw data amp。 當(dāng)WAT量測到異常是要如何處理? 答：PCM (Process control monitor) SPEC廣義而言是指芯片制造過程中所有工藝量測項(xiàng)目的規(guī)格,狹義而言則是指WAT測試參數(shù)的規(guī)格。（前段所講電學(xué)參數(shù)Idsat, Ioff, Vt, Vbk(breakdown), Rs, Rc就是在此步驟完成）61. 工藝流程結(jié)束后有一步驟為WAT，其目的為何? 答：① Release 各層間的stress（應(yīng)力），形成良好的層與層之間的接觸面 ② 降低層與層接觸面之間的電阻。 一般護(hù)層的結(jié)構(gòu)是由哪三層組成? metal) 的本身電導(dǎo)性。(CD=critical dimension)② 導(dǎo)線line（poly amp。 metal.56.55.54.53. 影響Contact (CT) Rc的主要原因可能有哪些? 答：接觸窗電阻，具體指金屬和半導(dǎo)體（contact）或金屬和金屬(via)，在相接觸時在節(jié)處所形成的電阻，一般要求此電阻越小越好。48. 答：① 因?yàn)閃有較低的電阻；主要在salicide與W(CT)、W(VIA)與metal之間, 其成分為Ti和TiN, Glue layer（粘合層）的沉積所處的位置、成分、薄膜沉積方法是什幺？ PR strip)；③ Glue layer（粘合層）的沉積；④ CVD W（鎢）的沉積⑤ WCMP 。45.43. 何謂ILD? IMD? 其目的為何？在器件越做越小的情況下，這種情形會將會越來越嚴(yán)重。 什幺是 device breakdown voltage?Ioff越小, 表示柵極的控制能力愈好, 可以避免不必要的漏電流(省電)。 什幺是Ioff? Ioff小有什幺好處 答：Poly CD、Gate oxide Thk. (柵氧化層厚度)、AA(有源區(qū))寬度及Vt 。 答：閾值電壓（Threshold Voltage），就是產(chǎn)生強(qiáng)反轉(zhuǎn)所需的最小電壓。 答：主要有Idsat、Ioff、Vt、Vbk(breakdown)、Rs、Rc；一般要求Idsat、Vbk (breakdown)值盡量大， Ioff、Rc盡量小，Vt、Rs盡量接近設(shè)計(jì)值.36.③將未反應(yīng)的Co(Ti)以化學(xué)酸去除。 硅化物(salicide)的形成步驟主要可分為哪些? 答：Si 與 Ti 或 Co 形成 TiSix 或 CoSix, 一般來說是用來降低接觸電阻值（Rs, Rc）。 答：①SAB 光刻后（photo），刻蝕后(etch)的圖案（特別是小塊區(qū)域）。 答：①為恢復(fù)經(jīng)離子注入后造成的芯片表面損傷。27. 何謂 Hot carrier effect (熱載流子效應(yīng))? 答：LDD: Lightly Doped Drain. LDD是使用較低濃度的源/漏極, 以防止組件產(chǎn)生熱載子效應(yīng)的一項(xiàng)工藝。 答：①LDD的離子注入（Implant）；②Spacer的形成；③N+/P+IMP高濃度源/漏極(S/D)注入及快速熱處理(RTA：Rapid Thermal 答：①Poly 的CD(尺寸大小控制；②避免Gate oxie 被蝕刻掉，造成基材（substrate）受損.23. 一般的離子注入層次（Implant layer）工藝制造可分為那幾道步驟? 答：阱區(qū)離子注入調(diào)整是利用離子注入的方法在硅片上形成所需要的組件電子特性，一般包含下面幾道步驟：①Well Implant ：形成N,P 阱區(qū)；②Channel Implant：防止源/漏極間的漏電；
語文相關(guān)推薦
鄂ICP備17016276號-1