【正文】 不能因為被拒，就否認自己或 責罵公司。（漢王筆試） 共同的注意點 ，面試官主要根據你的簡歷提問，所以一定要對自己負責，把簡歷上的東西搞明白； ，就招目前他們確的方向的人，這種情況下，就要投其所好，盡 量介紹其所關心的東西。（仕蘭微面試題目） 請談談對一個系統(tǒng)設計的總體思路。 題目是英文出的，要用英文回答。 (Intel) 3把一個鏈表反向填空。（未知） 3一些 DOS命令，如顯示文件，拷貝，刪除。（新太硬件面題） 2學過的計算機語言及開發(fā)的系統(tǒng)。 } 下面的結果是程序 A 還是程序 B 的？ Data value is 8 那么另一段程序的結果是什么？ 1那種排序方法最快 ? （華為面試題） 1寫出兩個排序算法 ,問哪個好？（威盛） 1編一個簡單的求 n!的程序 。 m[1]=8。 } B) ＃ i nclude void testf(int**p) { *p+=1。 m[0]=1。（仕蘭微面試題目） 1說出 OSI七層網絡協議中的四層（任意四層）。（仕蘭微面試題目） IIR， FIR 濾波器的異同。（未知） sketch 連續(xù)正弦信號和連續(xù)矩形波 (都有圖 )的傅立葉變換 。（華為面試題） 1 RS232c 高電平脈沖對應的 TTL邏輯是 ?(負邏輯 ?) （華為面試題） ___________________________________________________________________________ 信號與系統(tǒng) 的話音頻率一般為 300~3400HZ，若對其采樣且使信號不失真，其最小的采樣頻率應為 多大？若采用 8KHZ 的采樣頻率，并采用 8bit 的 PCM 編碼，則存儲一秒鐘的信號數據量有多 大？（仕蘭微面試題目） 什么耐奎斯特定律 ,怎么由模擬信號轉為數字信號。 （未知） 1計算機的基本組成部分及其各自的作用。南橋芯片則提供對 KBC（鍵盤控制器）、 RTC（實時時 鐘控制器）、 USB（通用串行總線）、 Ultra DMA/33(66)EIDE數據傳輸方式和 ACPI（高級 能源管理）等的支持。簡單原理如 下：由 ，占空比越大，轉速越快；而占空比由 K7K0八 個開關來設置，直接與 P1 口相連（開關撥到下方時為 0，撥到上方時為 1，組成一個八 位二進制數 N），要求占空比為 N/256。該 2716 有沒有重疊地址？根據是什么？若 有，則寫出每片 2716 的重疊地址范圍。 3 unix 命令 cp r, rm,uname。（凹凸的題目和面試） 2寫 schematic note（？）， 越多越好。（仕蘭微面試題目） 1半導體工藝中，摻雜有哪幾種方式？（仕蘭微面試題目） 1描述 CMOS電路中閂鎖效應產生的過程及最后的結果？（仕蘭微面試題目） 1解釋 latchup 現象和 Antenna effect 和其預防措施 .（ 未知） 什么叫 Latchup?（科廣試題） 2什么叫窄溝效應 ? （科廣試題） 2什么是 NMOS、 PMOS、 CMOS？什么是增強型、耗盡型？什么是 PNP、 NPN？他們有什么差 別？（仕蘭微面試題目） 2硅柵 COMS工藝中 N阱中做的是 P管還是 N管， N阱的阱電位的連接有什么要求？（仕蘭微 面試題目） 2畫出 CMOS晶體管的 CROSSOVER圖（應該是縱剖面圖），給出所有可能的傳輸特性和轉 移特性。 1請簡述一下設計后端的整個流程？（仕蘭微面試題目） 1是否接觸過自動布局布線 ？請說出一兩種工具軟件。（威盛） 1集成電路前段設計流程，寫出相關的工具。（仕蘭微面試題目） 簡述 FPGA 等可編程邏輯器件設計流程。（未知） 答案： FPGA 是可編程 ASIC。（降低溫 度，增大電容存儲容量）（ Infineon筆試） 80、 Please draw schematic of a mon SRAM cell with 6 transistors,point out which nodes can store data and which node is word line control? （威盛筆試題 circuit ） 8名詞 :sram,ssram,sdram 名詞 IRQ,BIOS,USB,VHDL,SDR IRQ: Interrupt ReQuest BIOS: Basic Input Output System USB: Universal Serial Bus VHDL: VHIC Hardware Description Language SDR: Single Data Rate 壓控振蕩器的英文縮寫 (VCO)。（飛利浦－大唐筆試） 7現有一用戶需要一種集成電路產品，要求該產品能夠實現如下功能： y=lnx，其中， x 為 4位二進制整數輸入信號。（南山之橋） a 為輸入端， b為輸出端，如果 a 連續(xù)輸入為 1101 則 b輸出為 1，否則為 0。 （ 1）畫出 fsm（有限狀態(tài)機）；（ 2）用 verilog編程，語法要符合 fpga 設計 的要求。（未知） 6一個狀態(tài)機的題目用 verilog實現（不過這個狀態(tài)機畫的實在比較差，很容易誤解 的）。 else q = d。 input d。（漢王筆試） PAL， PLD， CPLD， FPGA。 else out = in。 output clk_o。 always (posedge clk or posedge reset) if(reset) q = 0。 input reset。（未知） 6 BLOCKING NONBLOCKING 賦值的區(qū)別。 （南山之橋） 5用 D 觸發(fā)器做個二分顰的電路 .又問什么是狀態(tài)圖。（未知） 4 D 觸發(fā)器和 D 鎖存器的區(qū)別。（揚智電子筆試） 4用傳輸門和倒向器搭一個邊沿觸發(fā)器。 （ Infineon筆試） 3為了實現邏輯（ A XOR B） OR （ C AND D），請選用以下邏輯中的一種，并說明為什 么？ 1） INV 2） AND 3） OR 4） NAND 5） NOR 6） XOR 答案： NAND（未知） 3用與非門等設計全加法器。（飛利浦－大唐筆試） 3畫出 CMOS電路的晶體管級電路圖，實現 Y=A*B+C(D+E)。（ Infineon筆 試） 畫出 CMOS的圖，畫出 towtoone mux gate。（威盛 VIA 上海筆試試題） 2化簡 F(A,B,C,D)= m(1,3,4,5,10,11,12,13,14,15)的和。（威盛 VIA 上海筆試試題） 1一個四級的 Mux,其中第二級信號為關鍵信號 如何改善 timing。組合邏輯電路最大延 遲為 T2max,最小為 T2min。（南山之橋） 1 MOORE 與 MEELEY 狀態(tài)機的特征。（飛利浦－大唐筆試） 亞穩(wěn)態(tài)是指觸發(fā)器無法在某個規(guī)定時間段內達到一個可確認