【正文】 65 快速上下文切換擴(kuò)展 快速上下文切換擴(kuò)展原理 快速上下文切換擴(kuò)展 (FCSE， Fast Context Switch Extension)是 MMU中的一個(gè)附加硬件，用于提高 ARM嵌入式系統(tǒng)的系統(tǒng)性能。 MMU 訪問主要由域控制 所有定義的存儲(chǔ)器區(qū)域都有一個(gè)相關(guān)聯(lián)的域 域被定義為 2比特的讀寫區(qū) 可以定義 16個(gè)域 域通常允許 3個(gè)狀態(tài) 客戶態(tài) – 服從段或頁描述中的訪問權(quán)限 管理態(tài) – 忽略段或頁描述中的訪問權(quán)限 所以無錯(cuò)誤產(chǎn)生 無讀寫態(tài) – 任何訪問都將產(chǎn)生一個(gè)域錯(cuò)誤 可以通過簡單的協(xié)處理器寫操作修改域的讀寫區(qū) D15 D14 D13 D12 D11 D10 D9 D8 D7 D6 D5 D4 D3 D2 D1 D0 31 0 646 域 (domain)和存儲(chǔ)器訪問權(quán)限 646 域 (domain)和存儲(chǔ)器訪問權(quán)限 646與 TLB相關(guān)的操作 如果操作系統(tǒng)改變了頁表中的數(shù)據(jù)，那么緩存在 TLB中的轉(zhuǎn)換數(shù)據(jù)可能就不再有效了。 一級(jí)頁表： 一級(jí)頁表包括兩種類型的頁表項(xiàng)，即保持指向二級(jí)頁表起始地址的頁表項(xiàng)和保存用于轉(zhuǎn)換段 (Section)地址的頁表項(xiàng)。 大頁 (Large pages)：大小為 64KB。 645 虛擬地址到物理地址的轉(zhuǎn)換 為了使任務(wù)有各自的虛擬存儲(chǔ)器映射， MMU硬件采用地址重定位 . 在地址訪問主存之前，轉(zhuǎn)換處理器輸出的 虛擬地址 。 如果芯片規(guī)定當(dāng)禁止 MMU時(shí)禁止 Cache和寫緩存，則存儲(chǔ)訪問 如果芯片規(guī)定禁止 MMU時(shí)使能 Cache和寫緩存，則數(shù)據(jù)訪問被視為無 Cache (uncachable)和寫緩存 (unbufferable)的，即 C=0、 B=0。 bit[0]=0， MMU禁止。 如果 TLB中不保護(hù)虛擬地址入口 (Entry)， 那么它將轉(zhuǎn)入保存在內(nèi)存中的傳輸主表 ， 來獲得所有訪問地址的物理地址和訪問權(quán)限 。 641 MMU概述 從內(nèi)存管理單元 控制存儲(chǔ)器的訪問權(quán)限 將虛擬地址轉(zhuǎn)換為物理地址 MMU 的組成 后備變換緩沖器 (TLB) 最近用于頁變換的 cache 頁表浮動(dòng)硬件邏輯 更新 TLB 訪問控制邏輯 如果 MMU 被禁用了 外部地址總線將直接輸出虛擬地址 641 MMU概述 與 MMU有關(guān)的協(xié)處理器寄存器及其作用 協(xié)處理器寄存器 作用 c1中某些位 配置 MMU中的一些操作 c2 保存內(nèi)存中頁表基地址 c3 設(shè)置域訪問權(quán)限 c4 保留 c5 內(nèi)存訪問失效狀態(tài)標(biāo)準(zhǔn) c6 內(nèi)存訪問失效時(shí)失效地址 c8 控制與清除 TLB內(nèi)容相關(guān)的操作 clO 控制與鎖定 TLB內(nèi)容相關(guān)的操作 642 MMU與 MPU 在 ARM體系結(jié)構(gòu)中， MMU將 MPU的功能大大地增加，使系統(tǒng)內(nèi)存管理更加靈活、方便。 這個(gè)小容量的頁表 Cache稱為TLB(Translation Lookaside Buffer)。 641 MMU概述 內(nèi)存管理單位 MMU，對(duì)處理器內(nèi)存管理主要是通過一個(gè)叫作傳輸表的數(shù)據(jù)結(jié)構(gòu)來實(shí)現(xiàn)的。 階段總結(jié) ? ARM處理器支持多種類型存儲(chǔ)器，具備復(fù)雜的管理和控制能力 ? 系統(tǒng)控制協(xié)處理器 CP15,負(fù)責(zé)完成大部分系統(tǒng)存儲(chǔ)管理 ? Cache的工作原理 ? Cache的性能 ? Cache與主存的關(guān)系 ? Cache的寫策略 ? Cache的替換策略 ? 內(nèi)存一致性 6—4 存儲(chǔ)管理單元 MMU MMU(Memory Management Unit) MMU提供的一個(gè)關(guān)鍵服務(wù)是使各個(gè)任務(wù)作為各自獨(dú)立的程序在其自己的私有存儲(chǔ)空間中運(yùn)行。 對(duì)于使用數(shù)據(jù)和指令分離 Cache的系統(tǒng)，如果數(shù)據(jù) Cache是寫回類型的，清空數(shù)據(jù) Cache。 使指令 Cache中相應(yīng)的行無效。 由于上述存儲(chǔ)系統(tǒng)的多樣性特點(diǎn) ， 當(dāng)從內(nèi)存中讀取數(shù)據(jù)時(shí) ， 不能保證讀取的是數(shù)據(jù)的最新值 (即有可能出現(xiàn)下述情況：寫操作將數(shù)據(jù)寫入到 Cache中 ， 但更新數(shù)據(jù)還沒有被回寫到內(nèi)存 )。 c7是一個(gè)只寫存儲(chǔ)器，可以使用協(xié)處理器指令 MCR對(duì)其進(jìn)行操作。當(dāng)所有組中的對(duì)應(yīng)行都已經(jīng)裝滿時(shí)，就要使用 Cache替換算法 ， Cache控制器選擇下一個(gè)丟棄 Cache行的策略被稱為替換策略 。 634 Cache與主存的關(guān)系 全相聯(lián)的 Cache 635 Cache的寫策略 直寫（） : 如果位置在 cache之內(nèi) , cache 將被更新 . 數(shù)據(jù)也通過寫緩沖送至存儲(chǔ)器 . 回寫 : 如果位置在 cache之內(nèi) ,只有 cache 被更新 . 注 : 如果數(shù)據(jù)位置不在 cache之內(nèi) , 數(shù)據(jù)將被直接寫到存儲(chǔ)器中 。 硬件設(shè)計(jì)者提高 Cache相聯(lián)度的一種方法就是使用內(nèi)容尋址寄存器 CAM(ContentAddressable Memory)。如果 Cache中組的大小 (每組中包含的行數(shù) )為 2S，則虛地址位 bit[L+S： L]用于選擇 Cache中的某個(gè)組。 從主存的組到 Cache的組之間采用直接映射方式。 如果程序同時(shí)用到對(duì)應(yīng)于 Cache同一主存行的兩個(gè)主存塊，那么就會(huì)發(fā)生沖突，沖突的結(jié)果是導(dǎo)致Cache行的頻繁變換。 634 Cache與主存的關(guān)系 直接映射 (directmapped)方式。而地址變換是指當(dāng)程序已經(jīng)裝入到 Cache后，在實(shí)際運(yùn)行過程中，把主存地址變換成 Cache地址。 對(duì)于一個(gè)虛擬地址來說，它的 bit[31 ： L] ，是 Cache行的一個(gè)標(biāo)識(shí)。 Cache與主存儲(chǔ)器交換數(shù)據(jù)是以行為基本單位進(jìn)行的。 當(dāng)要訪問的內(nèi)容在 Cache時(shí)稱為 命中 (hit)， 而要訪問的內(nèi)容不在 Cache時(shí)稱為 未命中 (miss)。 63 高速緩沖存儲(chǔ)器 Cache 位于處理器中的少量高速緩沖存儲(chǔ)器 , 保存最近被訪問的存儲(chǔ)空間內(nèi)容的備份 哪些存儲(chǔ)空間需要讀入到 cache中，要通過 MMU 或 MPU來控制 依賴于內(nèi)存的重使用 僅用來改善速度較慢的存儲(chǔ)器或總線寬度較窄的存儲(chǔ)器的性能 降低對(duì)總線寬度的要求 減少功耗 外部 存儲(chǔ)器 CPU Cache 地址 數(shù)據(jù) 總線 接口 631 Cache的分類 統(tǒng)一 Cache。 Cache能夠發(fā)揮作用是因?yàn)槌绦蚓哂芯植啃蕴匦浴? 31 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0 63 高速緩沖存儲(chǔ)器 Cache Cache存儲(chǔ)器是一個(gè)容量小但存取速度非?？斓拇鎯?chǔ)器 它保存最近用到的存儲(chǔ)器數(shù)據(jù)拷貝。 ? Cache類型是直 (write． through)寫還是回寫 (write． back)。 ? 如果 bit[15： 12]為 0x0，說明處理器是 ARM7之前的處理器； ? 如果 bit[15： 12]為 0x7，說明處理器為 ARM7處理器； ? 如果 bit[15： 12]為其他值，說明處理器為 ARM7之后的處理器。 指令 MCR和 MRC指令訪問 CPl5寄存器使用通用語法 MC