【正文】 現(xiàn)在最常用的板材代號是 FR4。比如線寬 5MIL，那么其上底邊約 4MIL，下底邊 5MIL。北華航天工業(yè)學(xué)院畢業(yè)論文33 表 81 個型號厚度及介電常數(shù)參數(shù)型號 厚度 介電常數(shù)1080 3313 2116 7628 板材的介電常數(shù)與其所用的樹脂材料有關(guān)，F(xiàn)R4 板材其介電常數(shù)為 —,并且隨著頻率的增加會減小。半固化片：規(guī)格（原始厚度）有 7628（） ，2116（ /） ，1080（） ，3313（） ，實際壓制完成后的厚度通常會比原始值小 1015um 左右（即 ） ，因此疊層設(shè)計的最小介質(zhì)層厚不得小于 3mil。表層銅箔：可以使用的表層銅箔材料厚度有三種：12um、18um 和 35um。阻焊層的厚度一般不太容易準(zhǔn)確確定，在表面無銅箔的區(qū)域比有銅箔的區(qū)域要稍厚一些，但因為缺少了銅箔的厚度，所以銅箔還是顯得更突出，當(dāng)我們用手指觸摸印制板表面時就能感覺到。通常多層板最外面的兩個介質(zhì)層都是浸潤層，在這兩層的外面使用單獨的銅箔層作為外層銅箔。在層壓時，半固化片的環(huán)氧樹脂融化、流動、凝固，將各層電路毅合在一起，并形成可靠的絕緣層。6．對于多片 FPGA 并聯(lián)使用的情況，共用的時鐘、地址、控制等信號盡量靠近芯片后再分支。2．使用 FPGA 做控制器時，在允許的情況盡量使用小的 I/O 口驅(qū)動電流，一方面減小信號過沖，另一方面可延長 DDR 的使用壽命。VREF 的走線寬度應(yīng)該越寬越好，最好鋪銅，如果走線的話寬度應(yīng)大于 20mil。因此要求 Vref 具有良好的性能，紋波盡量小(50mV)。 數(shù)據(jù)組內(nèi)以DQ[0]為基準(zhǔn)，等長控制在 25mil 以內(nèi)。SSTL_CLASSI 150M FPGA1_DDR_A[12:0] FPGA1_DDR_RAS*FPGA1_DDR_CAS* FPGA1_DDR_WE* FPGA1_DDR_BANK[3:0]地址命令線等長要求： 對于每片 FPGA 與 DDR地址命令組與時鐘信號等長公差+/150mil。由于 DDR 工作頻率高，對信號等長有更嚴(yán)格的要求，實際的 PCB 設(shè)計中對所有信號都進(jìn)行等長控制是不太現(xiàn)實的，也沒有這個必要，根據(jù) DDR 的實際工作方式，僅需要實現(xiàn)如下的等長約束，如表 71 所示。比如 dq2 信號在走線的時候發(fā)現(xiàn)如果按照原理圖來走線會跟 dq4 交錯，這樣就不得不換層走線，我們通過互換數(shù)據(jù)位就可以使信號走同層，對內(nèi)存來說每一位存進(jìn)什么內(nèi)容讀出也是什么內(nèi)容，互換不會受影響，但是互換的條件必須是在同一組內(nèi) 8 個 bit 之間。 走線注意事項時鐘組：差分時鐘信號，每一對信號都是同頻同相的。這樣一來，將使DDR3 達(dá)到最節(jié)省電力的目的。DRAM 業(yè)界很早以前就要求增加這一功能，如今終于在 DDR3 上實現(xiàn)了。對于 PCB 設(shè)計時，VREF 的布局上更加方便把各自的濾波電容處理到位，布線上也能區(qū)分開來，更加容易控制相互之間的干擾。 電源設(shè)計DDR3 有三類電源，分別是 VDD、VTT、和 VREF。DDR經(jīng)過幾代的發(fā)展，現(xiàn)在市面上主流是 DDR3，而新的 DDR4 也已經(jīng)呼之欲出，甚至已經(jīng)有部分 DDR4 的產(chǎn)品了。 接口電路電路由 VGA 連接器，去耦電容，磁珠，上拉電阻，匹配電阻，供電電源等組成，R,G,B 的信號要盡量的粗， （一般為 15MIL）信號相互間距及其他信號的間距應(yīng)盡量大，盡可能的對 R，G，B 信號進(jìn)行包地處理，HSYNC/VSHYNC 是場同步信號，信號按類差分處理進(jìn)行布局，遠(yuǎn)離其他信號，阻抗控制在 75 歐，如圖 67 所示。 圖 66 LDO 電路音頻號一般包括：SPKR_L+/。變壓器下方，所有的層必須掏空處理，一般添加 ANTI ETCH，寬度在 100MIL 以上。網(wǎng)口的種類：常見的網(wǎng)口有百兆以太網(wǎng)，千兆以太網(wǎng)。 圖 61 無源晶體電路（1）電路由一個有源晶體，一個匹配電阻， （一般為 33 歐）一個小電容（） ，一個大電容（10U） ，一個磁珠組成，其中兩電容與磁珠組成一個 LC 濾波電路；（2）晶體的器件面需鋪 GND SHAPE，加ＧＮＤ VIA，晶體下方不能有其他同層信號穿過。PCB 布線是一個系統(tǒng)的工程，PCB 工程師需要具備多學(xué)科的綜合知識，同時還需要較強(qiáng)的綜合處理能力，綜合各方面需求取得加好的平衡。具體如下：電源的入口電路要做好先防護(hù)后濾波的原則；芯片及其濾波電容的引腳要盡量短粗，儲能電容要多打孔，減小布線帶來的安裝電感；考慮安規(guī)要求，電源的網(wǎng)絡(luò)壓差較大時需要遠(yuǎn)離，高電壓網(wǎng)絡(luò)插件引腳和過孔需要做挖空處理。北華航天工業(yè)學(xué)院畢業(yè)論文21走線的拓?fù)浣Y(jié)構(gòu)是高速信號控制信號質(zhì)量的重要手段之一。同時 PCB 的復(fù)雜程度和密度也同時在不斷增加，高密度給 PCB 布線帶來極大困難的同時，也需要 PCB 工程師更加深入的了解 PCB 生產(chǎn)加工流程和其工藝參數(shù)。對于比較注重成本的消費類產(chǎn)品，可以弱化電源與地平面相鄰降低平面阻抗的方式，從而盡可能減少布線層，降低 PCB 成本。，以減少串?dāng)_。而在服務(wù)器、核心網(wǎng)絡(luò)設(shè)備等方面，PCB 的成本相對可以忽略不計，產(chǎn)品的性能指標(biāo)就要優(yōu)先考慮，此時 PCB 的層數(shù)設(shè)計方面會適當(dāng)增加層數(shù)，以減少信號之間的串?dāng)_，確保參考平面的完整性，以及電源地平面相鄰，降低平面阻抗。 PCB 層數(shù)選擇在層數(shù)確定時，根據(jù)單板的電源，地的種類，分布確定電源地的層數(shù)；根據(jù)正整版的布線密度、關(guān)鍵器件的布線通道、主要信號頻率、速率、特殊布線要求的信號種類、數(shù)量確定布線層數(shù)。北華航天工業(yè)學(xué)院畢業(yè)論文19第四章 層疊設(shè)計與阻抗控制 層的構(gòu)成單板的層疊由電源層，地層，和信號層組成。在線測試：是在裝配和焊接元器件之后進(jìn)行的，針對器件進(jìn)行測試，發(fā)現(xiàn)元器件質(zhì)量缺陷、元器件安裝錯誤和連線的短路開路等器件焊接問題。主要包括下面的內(nèi)北華航天工業(yè)學(xué)院畢業(yè)論文18容：元件間距、元件擺放方向與安裝層、引腳跨距、可測試性、孤立通孔、殘余走線。常見的 DRC 有：C/C:package 到 package 間距錯識：如圖 39 所示。．設(shè)計規(guī)則檢測(DRC)DRC(Design Rule Check ),Allegro 通過設(shè)計規(guī)則檢測來保證設(shè)計符合所指定屬性與設(shè)計規(guī)則的要求，DRC 檢測可以實時進(jìn)行（叫做在線 DRC,Online DRC),也可以在一定的時刻一次進(jìn)行（叫做批處理 DRC,Batch DRC).當(dāng) Allegro 檢測到違反設(shè)計規(guī)則時，將在違 規(guī)處顯示一個 DRC 錯誤標(biāo)記，Allegro 的 DRC 檢查有三種模式：Always(或者 on)運(yùn)行所有命令的同時進(jìn)行 DRC 檢測，也就是在線模式。傳導(dǎo)干擾是指通過導(dǎo)電介質(zhì)把一個電網(wǎng)絡(luò)上的信號耦合(干擾)到另一個電網(wǎng)絡(luò)。信號具有良好的信號完整性是指當(dāng)在需要的時候，具有所必需達(dá)到的電壓電平數(shù)值。解決的辦法是將電源層內(nèi)縮，使得電場只在接地層的范圍內(nèi)傳導(dǎo)，以一個H（電源和地之間的介質(zhì)厚度）為單位，若內(nèi) 20H 則可以將 70%的電場限制在接地層邊沿內(nèi)，內(nèi)縮 100H 則可以將 98%的電場限制在內(nèi)。 圖 37 圖 38．帶狀線(stripline/double stripline）帶狀線是一條置于兩層導(dǎo)電平面之間的電介質(zhì)中間的銅帶線。差分信號與普通的單端信號相比的優(yōu)勢：a、抗干擾能力強(qiáng)，因為兩個根差分線之間的耦合很好，當(dāng)外界存在嗓聲干擾時，是同時被耦合到兩條線上，而接收端關(guān)心的只是兩信號的差值；b、能有效抑制 EMI，由于兩根性的極性相反，所以它們對外輻射的電磁場可以相互抵消，泄放到個界的電磁能量少；c、時序定位精確，由于兩根信號的開關(guān)變化是位于兩個信號的交點，而不像普通北華航天工業(yè)學(xué)院畢業(yè)論文15單端信號信靠高低兩個閾值電壓確定。在某些系統(tǒng)里，系統(tǒng)“地”被用作電壓基準(zhǔn)點。與 SOC（System On a Chip 系統(tǒng)級芯片）相對應(yīng)。封裝四側(cè)配置有電極觸點，由于無引腳，貼裝占有面積比 QFP 小，高度比 QFP 低，如圖 35 所示。特點：該封裝芯片時操作方便，可靠性高； 其封裝外形尺寸較小，寄生參數(shù)減小，適合高頻應(yīng)用；該封裝技術(shù)主要適合用 SMT 表面安裝技術(shù)在 PCB 上安裝布線，如圖 34 所示。圖 32 BGA 器件(SOP)SOP 是 Small Outline Package 的縮寫，中文含意為小外形封裝，是一種集成電路的封裝技術(shù)。圖 31 DIP 器件 球柵陣列封裝(BGA)BGA (Ball Grid Array)球狀引腳柵格陣列封裝技術(shù)，高密度表面裝配封裝技術(shù)。芯片的封裝技術(shù)已經(jīng)經(jīng)歷了好幾代的變遷，封裝類型從DIP ，QFP，PGA，BGA，到 CSP 再到 MCM，SIP，技術(shù)指標(biāo)一代比一代先進(jìn)，包括芯片面積與封裝面積之比越來越接近為一，適用頻率越來越高，耐溫性能越來越好。　上述所說 PCB 設(shè)計軟件，用的比較多的，Cadence spb 和 MentorEE 是里面當(dāng)之無愧的王者。 PCB 設(shè)計軟件簡介：一、國內(nèi)用的比較多的是 protel，protel 99se，protel DXP，Altium，這些都是一個公司發(fā)展，不斷升級的軟件；當(dāng)前版本是 Altium Designer 比較簡單，設(shè)計比較隨意，但是做復(fù)雜的 PCB 這些軟件就不是很好。 Place 、 NC Drill 和 BareBoard Test 等等原始數(shù)據(jù)輸出。對于業(yè)界所重視的銅箔的繪制和修改功能， Allegro 提供了簡單方便的內(nèi)層分割功能，以及能夠?qū)φ?fù)片內(nèi)層的檢閱。它與 Capture 的結(jié)合讓 . 電子工程師在繪制線路圖時就能設(shè)定好規(guī)則數(shù)據(jù)，并能一起帶到 Allegro 工作環(huán)境中，自動在擺零件及布線時依照規(guī)則處理及檢查，而這些規(guī)則數(shù)據(jù)的經(jīng)驗值均可重復(fù)使用在相同性質(zhì)的電路板設(shè)計上。北華航天工業(yè)學(xué)院畢業(yè)論文9第二章 Allegro SPB 及相關(guān) PCB 設(shè)計平臺簡介 簡介Allegro 是 Cadence 推出的先進(jìn) PCB 設(shè)計布線工具。再次，我國 PCB 生產(chǎn)設(shè)備大部分依賴進(jìn)口，部分核心原材料也只能依靠進(jìn)口，產(chǎn)業(yè)鏈的不完整也阻礙了國內(nèi) PCB 系列企業(yè)的發(fā)展腳步。隨著多層板、HDI 板、柔性板的快速增長，我國的 PCB 產(chǎn)業(yè)結(jié)構(gòu)正在逐步得到優(yōu)化和改善。2022 年，中國 PCB 產(chǎn)值超過臺灣，成為第三大PCB 產(chǎn)出國。 國際 PCB 行業(yè)發(fā)展?fàn)顩r 目前，全球 PCB 產(chǎn)業(yè)產(chǎn)值占電子元件產(chǎn)業(yè)總產(chǎn)值的四分之一以上，是各個電子元件細(xì)分產(chǎn)業(yè)中比重最大的產(chǎn)業(yè)，產(chǎn)業(yè)規(guī)模達(dá) 400 億美元。覆銅板行業(yè)資金需求量不高，大約為 30004000 萬元左右，且可隨時停產(chǎn)或轉(zhuǎn)產(chǎn)。 銅箔：銅箔是占覆銅板成本比重最大的原材料，約占覆銅板成本的 30%(厚板)和 50%(薄板)，因此銅箔的漲價是覆銅板漲價的主要驅(qū)動力。窯的建設(shè)投資巨大，一般需上億資金，且一旦點火必須 24 小時不間斷生產(chǎn)，進(jìn)入退出成本巨大。它用作支撐各種元器件，并能實現(xiàn)它們之間的電氣連接或電絕緣。 的分類：分為單面板、雙面板和多層板。 設(shè)計　 印制電路板的設(shè)計是以電路原理圖為根據(jù)，實現(xiàn)電路設(shè)計者所需要的功能。 印刷電路板以不導(dǎo)電材料所制成的平板，在此平板上通常都有設(shè)計預(yù)鉆孔以安裝芯片和其它電子組件。為了將零件固定在 PCB 上面，我們將它們的接腳直接焊在布線上，在最基本的PCB（單面板）上，零件都集中在其中一面，導(dǎo)線則都集中在另一面．這么一來我們就需要在板子上打洞，這樣接腳才能穿過板子到另一面，所以零件的接腳是焊在另一面上的，北華航天工業(yè)學(xué)院畢業(yè)論文6因為如此，PCB 的正反面分別被稱為零件面（Component Side）與焊接面（Solder Side） 。　通常 PCB 的顏色都是綠色或是棕色，這是阻焊漆（solder mask）的顏色。裸板（上頭沒有零件）也常被稱為印刷線路板 Printed Wiring Board（PWB）。而東莞已經(jīng)專門指定四個城鎮(zhèn)作為“污染產(chǎn)業(yè)”生產(chǎn)基地，禁止在劃定的區(qū)域之外再建造新廠。而現(xiàn)在，電路面板只是作為有效的實驗工具而存在；印刷電路板在電子工業(yè)中已經(jīng)占據(jù)了絕對統(tǒng)治的地位。1943 年，美國人將該技術(shù)大量使用于軍用收音機(jī)內(nèi)。印制電路的技術(shù)發(fā)展水平，一般以印制板上的線寬，孔徑，板厚/孔徑比值為代表.關(guān)鍵詞 Allegro，PCB 設(shè)計，PCB 制作工藝，北華航天工業(yè)學(xué)院畢業(yè)論文2目 錄第一章：PC B 概述： ..........................................................6 簡介及歷史： ......................................................6 設(shè)計 ..............................................................8 的分類 ............................................................8 產(chǎn)業(yè)鏈 ............................................................8 玻纖布： ..........................................................9 銅