【正文】 向文獻(xiàn)資料學(xué)習(xí)，了解信息資料中反映出來的先進(jìn)的作品 畢業(yè)實(shí)習(xí)的途徑與方法 畢業(yè)實(shí)習(xí)的途徑主要有兩個，一個是實(shí)地考察（畢業(yè)實(shí)習(xí)或現(xiàn)場 調(diào)查），一個是收集資料，二者相互配合。 （ 2）畢業(yè)實(shí)習(xí)的要求 6 大學(xué) 畢業(yè)設(shè)計(jì)（論文）簡明指導(dǎo)手冊 畢業(yè)實(shí)習(xí)要求學(xué)生利用各種有效方法和手段了解本專業(yè)所涉及的各方面的實(shí)際情況，完成實(shí)習(xí)任務(wù)。各指導(dǎo)教師應(yīng)將課題的提出背景、目的、意義及預(yù)期成果向?qū)W生作一簡要介紹，學(xué)生根據(jù)自己的情況在教師指導(dǎo)下選題。 完成 第 8學(xué)期 14周 第 教研室（課程組）、院系 6 院系部將畢業(yè)設(shè)計(jì) (論文 )成績 前 院 系 主任 處 學(xué)校畢業(yè)設(shè)計(jì) (論文 )復(fù)答辯 8 院系組織優(yōu)秀畢業(yè)設(shè)計(jì)(論文 )評選，按教務(wù)處要 第 8 學(xué)期 17周 指 導(dǎo) 教師、院系主任 畢業(yè)設(shè)計(jì) (論文 )按有關(guān)要求存檔 畢業(yè)設(shè)計(jì) (論文 )選題 選題的基本原則 選題是搞好畢業(yè)設(shè)計(jì) (論文 )的前提 ，對畢業(yè)設(shè)計(jì) (論文 ) 5 大學(xué) 畢業(yè)設(shè)計(jì)（論文）簡明指導(dǎo)手冊 （ 1）課題必須符合本專業(yè)的培養(yǎng)目標(biāo)及教學(xué)基本要求。 3 大學(xué) 畢業(yè)設(shè)計(jì)（論文）簡明指導(dǎo)手冊 畢業(yè)設(shè)計(jì) (論文 )教學(xué)各階段流程 表 1 畢業(yè)設(shè)計(jì) (論文 )教學(xué)各階段流程 指導(dǎo)教師上報(bào)課 1教研室 (課程組 )召開會議進(jìn)行課題審查、論證（要求紀(jì)錄 院系（學(xué)術(shù)委員會）或邀請校外專家對教研室上報(bào)課題進(jìn)行評 對學(xué)生公布課題，并確保一名學(xué)生做一個課題（或子課題 院系匯總通過評審的課題，并作為教學(xué)執(zhí)行計(jì)劃報(bào)教務(wù) 指導(dǎo)教師指導(dǎo)學(xué)生查閱相關(guān)文獻(xiàn)（包括一定數(shù)量的外文文獻(xiàn) 2 畢業(yè)生就課題撰寫開題報(bào)告，開題報(bào)告包括以下內(nèi)容 、實(shí) 驗(yàn)方 （或階段性結(jié)果 開題報(bào)告答辯（各院系制定答辯辦法，報(bào)教務(wù)處備案 中期檢查，院系制定檢查方 檢查形 （含工作進(jìn)展情況、存在問題、下一步計(jì)劃安排等 ，學(xué)生進(jìn)行答 檢查組對學(xué)生的工作作出檢查結(jié) ，提出意見或建 終止畢業(yè)設(shè)計(jì)（ 院系向教務(wù)處報(bào)中期檢查工作總 4 畢業(yè)答辯及成績評定按 “大學(xué) 本科畢業(yè)設(shè)計(jì)（論文）工作規(guī)范 ”進(jìn) 行 4 大學(xué) 畢業(yè)設(shè)計(jì)（論文）簡明指導(dǎo)手冊 畢業(yè)設(shè)計(jì) (論文 )程序安排表 內(nèi) 容 教研室（課程組）確定指導(dǎo) 調(diào)研、選題，填寫選題審批表；院系畢業(yè)設(shè)計(jì)（論文）領(lǐng)導(dǎo)小組審批選題； 負(fù) 責(zé) 人 以適當(dāng)形式向?qū)W生公布課題、學(xué)生選題（指導(dǎo)教師選題必 以前 2 匯總選題，編制畢業(yè)設(shè)計(jì)(論文 )教學(xué)執(zhí)行計(jì)劃報(bào)教務(wù)處 第 7 學(xué)期 15周前 院 系 主任、教學(xué)秘書 3 完成畢業(yè)實(shí)習(xí) (畢業(yè)調(diào)研 )報(bào)告及外文翻譯、開題報(bào)告。 教學(xué)與教育功能 畢業(yè)論文教學(xué)過程是高等學(xué)校培養(yǎng)計(jì)劃的重要組成部分，是學(xué)生畢業(yè)前提交的一份具有一定理論與實(shí)際價(jià)值的學(xué)術(shù)論文。畢業(yè)論文具有時(shí)間的限定性及學(xué)業(yè)的規(guī)定性。社會功能 畢業(yè)設(shè)計(jì)課題來源于實(shí)際，畢業(yè)設(shè)計(jì)成果直接或間接為經(jīng)濟(jì)建設(shè)服務(wù)，為生產(chǎn)、科研服務(wù)，為社會服務(wù)，以實(shí)現(xiàn)畢業(yè)設(shè)計(jì)的社會功能。教學(xué)與教育功能 畢業(yè)設(shè)計(jì)教學(xué)過程是高等院校培養(yǎng)計(jì)劃的重要組成部分；是進(jìn)行設(shè)計(jì)科學(xué)教育，強(qiáng)化工程意識，接受工程基本訓(xùn)練，提高工程實(shí)踐能力的重要培養(yǎng)階段；是培養(yǎng)優(yōu)良的思維品質(zhì)，進(jìn)行綜合素質(zhì)教育的重要途徑。畢業(yè)論文表明作者在科學(xué)研究工作中取得的新成果或提出的新見解，并表明作者具有的科研能力與學(xué)識水平。 本科畢業(yè)設(shè)計(jì)（論文） 簡明指導(dǎo)手冊 1 畢業(yè)設(shè)計(jì) (論文 )總論 概 述 高等院校的畢業(yè)設(shè)計(jì) (論文 )教學(xué)過程是實(shí)現(xiàn)本科培 養(yǎng)目標(biāo)及規(guī)格的重要培養(yǎng)階段。另外該芯片提供的寬度為 200ms 的低電平復(fù)位脈沖還可以用來作為 F2812 的 上電復(fù)位信號。 電源模塊 ： F2812 屬于低功耗定點(diǎn)芯片，采用雙電源供電。 *支持 8KHZ9KHZ 的采樣頻率。 *在 ADC 采用 48KHZ 采樣率是噪音 90dB。數(shù)據(jù)傳輸寬度可以是 16 位 ， 20 位， 24 位和 32 位，采樣頻率范圍支持從 8Khz 到 9Khz。 SCL SDA CLKR0 CLKX0 F2812 FSX0 FSR0 DX0 DR0 SCLK SDIN MODE BCLK CS AIC23 LRCOUT DIN MICIN DOUT LOUT 數(shù)字信號處理芯片 : 為滿足語音信號處理的實(shí)時(shí)性處理，語音信號 采集與處理系統(tǒng)應(yīng)具有高速數(shù)據(jù)處理能力。 表列出了 G． 711 語音編碼標(biāo)準(zhǔn)及性能參數(shù)。 G_711 語音壓縮國際標(biāo)準(zhǔn) 隨著計(jì)算機(jī)及數(shù)字通信系統(tǒng)的發(fā)展，數(shù)字音頻編碼技來越得到重視。表示取樣值的二進(jìn)制的位數(shù)為量化位數(shù)，它反映各取樣值的精度，如 4 位能表示取樣值的 16 個等級， 8 位能反映 256 個等級，其精度為音頻信號最大振幅的 11256。 (三 )編碼過程 模擬音頻信號經(jīng)過取樣、量化后，就要進(jìn)行編碼，即用二進(jìn)制數(shù)表示每個取樣的量化 值。 (二 )量化過程 量化過程是將取樣值在幅度上再進(jìn)行離散化處理的過程。常用的音頻取樣頻率如表所示 取樣頻率 （ KHz） 8 16 48 量化精度 （ bit） 8 8 16 16 16 16 數(shù)據(jù)率 (kb/s) 64 256 768 從表中可以看出，取樣頻率越高，數(shù)字化后的音頻質(zhì)量越高，存儲量也越大，所以使用哪種取樣頻率要兼顧語音質(zhì)量和信道容量。根據(jù)奈奎斯特定理可知，如果音頻信 號 f(1)是一個限帶信號，它的最高頻率分量為￡，則當(dāng) K1， (2￡ )時(shí)可以從離散的 flyn 中不失真地恢復(fù)出原來的信號 f(f)。在這一處理過程中，涉及到對模擬音頻信號的采樣、量化和編碼。 CCS 可以工作在兩種模式下，即仿真器模式和硬件調(diào)試模式。 分析工具 :可用于評估代碼執(zhí)行的時(shí) 鐘 。此外，它不但支持匯編軟件的開發(fā)，而且還支持 CCI++語言進(jìn)行軟件開發(fā)。 TI 公司的集成開發(fā)環(huán)境 CCS(code Composer studio)很好地解決了上述問題，大大地提高了 DSP 的軟件開發(fā)效率。因此，開發(fā)周期和效率在很大的程度上取決于所使用的開發(fā)工具。它的主機(jī)是 CP 機(jī)，將用戶開發(fā)的目標(biāo)系統(tǒng)通過月人 G 接口與主機(jī)相 連，利用主機(jī)端的開發(fā)軟件對目標(biāo)系統(tǒng)進(jìn)行實(shí)時(shí)的調(diào)試和驗(yàn)證。另外，EVM 還具有 DSK 所沒有的高級語言調(diào)試接口及標(biāo)準(zhǔn)的匯編 l 連接器。它可以與 CP 機(jī)進(jìn)行通信，匯編后的程序可以通過串口或并口下載到 DSP 芯片進(jìn)行調(diào)試。目前的軟仿真器已經(jīng)作為 CCS 的一個標(biāo)準(zhǔn)插件，廣泛地應(yīng)用于 DSP 的開發(fā)中。它是一個軟件程序，不需要目標(biāo)硬件的支持，使用主機(jī)的處理器和存儲器來仿真 DSP 的微處理器和微計(jì)算機(jī)模式，對 DSP 進(jìn)行指令級和 C 程序級的模擬，從而進(jìn)行軟件開發(fā)和非實(shí)時(shí)的程序驗(yàn)證。 解決未定義的輸人文件之間的外部引用。 將目標(biāo)文件塊組合起來 。 支持宏調(diào)用，并允許在程序內(nèi)或在庫中定義宏。 將代碼分成塊，并為每個目標(biāo)代碼段設(shè)置一個塊程序計(jì)數(shù)器 。此外，該編譯器還提供了 ANSI 標(biāo)準(zhǔn)的運(yùn)行支持庫，可以進(jìn)一步將程序從 C 語言編譯成目標(biāo)代碼文件，目標(biāo)代碼可以進(jìn)行重定位，經(jīng)鏈接之后就可以形成最終的目標(biāo)代碼。 DSP 開發(fā)工具 （ 1） 代碼生成工具 代碼生成工具的作用是將 C 語言 、匯編語言或兩者的混合語言編寫的 DPS 源代碼程序進(jìn)行編譯、匯編并鏈接成可執(zhí)行的 DSP 代碼。 利用 DSP 芯片的 MCBSP1 通道作為雙向數(shù)據(jù)傳輸通道，模擬語音信號經(jīng)過音頻解碼器 AIC23 的處理以數(shù)字信號的形式輸出，并由 MCBSP1 傳送至DSP 芯片。 AIC23 提供了 11 個映像寄存器，見下表： AIC23 配置寄存器 地址 寄存器 地址 寄存器 0000000 左通道音頻輸入音量控制寄存器 0000110 電源節(jié)省控制寄存器 0000001 右通道音頻輸入音量控制寄存器 0000111 數(shù)字音頻格式寄存器 0000010 左通道揚(yáng)聲器音量控制寄存器 0001000 采樣速率控制寄存器 0000011 右通道揚(yáng) 聲器音量控制寄存器 0001001 數(shù)字接口激活寄存器 0000100 模擬音頻通道控制寄存器 0001111 復(fù)位寄存器 0000101 數(shù)字音頻通道控制寄存器 正是通過上表中的 11 個寄存器芯片 TLV320AIC23可以方便的設(shè)置具體的音頻工作模式和放大倍數(shù)等參數(shù)，從而更好的為用戶所使用。用作 AIC23 內(nèi)部時(shí)鐘的導(dǎo)出 晶振輸出端，連接外部晶體。 0 為 I^2C 模式 1 為 SPI 模式 NC 空腳 RHPOUT 右部立體聲混頻放揚(yáng)聲器輸出，額定 0DB 輸入水平是 1V（方均根值），在 1DB 階段提供 73～ 6DB 的增益 RLINEIN 右立體聲線輸入頻道。在音頻從模式，該信號與 DSP 芯片產(chǎn)生。電源輸入范圍正常是 LHPOUT 左部立體聲混頻放揚(yáng)聲器輸出，額定 0DB 輸入水平是 1V（方均根值），在 1DB 階段提供 73～ 6DB 的增益 LLINEIN 左立體聲線輸入頻道。 CS 控制輸入端口鎖存 /地址選擇。在音頻從模式，該信號有 DSP 芯片產(chǎn)生。上述優(yōu)點(diǎn)使得 TLV320AIC23 成為一款非常理想的音頻編解碼器，與 TI 的 DSP 系列相配合更是相得益彰。 ADC 和 DAC 的輸出信噪比分別可達(dá) 90dB 和 100dB。雖然有多個輸入通道和兩個序列器，但在 ADC 模塊中只有一個轉(zhuǎn)換器。 是一種國際標(biāo)準(zhǔn)測試協(xié)議 ,主要用于芯片內(nèi)部測試。并將這些中斷分成 8 組，每一組有 12個中斷源，根據(jù)中斷向量表來確定產(chǎn)生的中斷類型。GPIO Mux 寄存器選擇這些引腳的功能（特殊功能引腳或數(shù)字量 I/O），如果配置成通用的數(shù)字 I/O 引腳，則還需要 PxDATDIR 數(shù)據(jù)和方向控制寄存器來控制。在這種情況下，看門狗電路將產(chǎn)生一個復(fù)位信號，使 CPU 復(fù)位，程序從系統(tǒng)軟件的開始執(zhí)行?？梢允褂迷摻涌跇?gòu)建高可靠的 CAN 總線控制或監(jiān)測網(wǎng)絡(luò) 。 SCI 屬于異步串行接口，支持標(biāo)準(zhǔn)的 UART 異步通信模式 i，并采用 NRZ(NoReturnZero)數(shù)據(jù)格式，可以通過 SCI 串行接 口與其他的異步外設(shè)進(jìn)行通信。 C281xCPU+JTAG SARAM 存儲器接口 邏輯I/F Flash ROM (最多 128K 16 位 ) P 總線接口 SCI CAN Mcbsp WD ADC 控制 中斷復(fù)位等 I/O寄存器 SPI EVENT管理器EVB 和EVA ADC （ 2） 模數(shù)轉(zhuǎn)換模塊 C281x 數(shù)字信號處理器上的 ADC 模塊將外部的模擬信號轉(zhuǎn)換成數(shù)字量， ADC 模塊可以將一個控制信號進(jìn)行濾波或者實(shí)現(xiàn)運(yùn)動系統(tǒng)的閉環(huán)控制。 外設(shè)通過外設(shè)總線（ PBUS）連接到 CPU 的內(nèi)部存儲器接口上，如圖所示。 TMS320F2812 的主要特點(diǎn)： 1）采用高性能靜態(tài) CMOS 制造工藝 主頻達(dá) 150MHZ(時(shí)鐘周期 ) 低功耗 (150MHz 核電壓 ,135MHz 以下核電壓 ,I/O 口電壓) Flash 編程電壓為 2）支持 JTAG 邊沿掃描 3）高性能 32 位 CPU 16 16 和 32 32 乘積累加操作 16 16 雙乘積累加器 程序和數(shù)據(jù)空間分開尋址 (哈佛總線結(jié)構(gòu) ) 快速中斷響應(yīng)和處理 統(tǒng)一寄存器編程模式 可達(dá) 4M 的線性程序地址 可達(dá) 4M 的線性數(shù)據(jù)地址 高效的代碼轉(zhuǎn)換能力 (支持 C/C++和匯編語言 ) 4） 片上存儲器 有多達(dá) 128K 16 的 FLASH 存儲器 或 有多達(dá) 128K 16 的 ROM 5）外部存儲器接口 有多達(dá) 1MB 的尋址空間 三個獨(dú)立的片選端 6）時(shí)鐘與系統(tǒng)控制 支持動態(tài)的改變鎖相環(huán) (PLL)的頻率 片上振蕩器 7）三個外部中斷 8）外部中斷擴(kuò)展 (PIE)模塊，支持 45 個外部中斷 9） 128 位的密鑰 /鎖 保護(hù) FLASH/ROM 防止固化在 ROM 中的程序被盜 10）三個 32 位的 CPU 定