基于fpga的ofdm系統(tǒng)設(shè)計與實現(xiàn)-wenkub.com
2025-06-24 17:59 本頁面
【正文】 此外，F(xiàn)FT運算結(jié)果的精度與輸入數(shù)據(jù)的位數(shù)及運算過程中的位數(shù)有關(guān)。 128點FFT需要完成蝶形運算 (128/2)log2128=448次，每個蝶形運算需要2個時鐘周期，蝶形運算需要7個時鐘周期的延時，收發(fā)外部數(shù)據(jù)需要1282=256個時鐘 周期，所以整個FFT運算共需要時鐘周期4482+7+256=1159個，在處理速度上達(dá)到了預(yù)期的目標(biāo)。FFT處理點數(shù)為128，輸入輸出用8比特補碼表示。 通常的FFT設(shè)計采用的是有2塊(按實、虛部分開算是4塊)RAM的“乒乓”式結(jié)構(gòu)，而在處理速度要求不太高的情況下，可以采用1塊(按實、虛部分開算是 2塊)RAM來完成，進(jìn)而節(jié)省RAM資源，便于以后的ASIC開發(fā)。 本FFT設(shè)計中有2個ROM分別用來存儲旋轉(zhuǎn)因子，并以補碼的形式將它們按照*.mif格式文件輸出。先產(chǎn)生蝶形運算第一個數(shù)據(jù)的RAM地址，再產(chǎn)生第二個數(shù)據(jù)的RAM地址；在產(chǎn)生 以上兩個取數(shù)地址的同時，產(chǎn)生所對應(yīng)的旋轉(zhuǎn)因子的ROM取數(shù)地址)。 當(dāng)檢測到輸入口的FFT_start信號后，立即開始接收數(shù)據(jù)，并反序存儲到RAM中。 控制單元是整個FFT模塊的核心。 因為輸入數(shù)據(jù)和旋轉(zhuǎn)因子的8比特數(shù)據(jù)實際上表征的是模值不大于“1”的復(fù)小數(shù)，所 以復(fù)乘運算的輸出結(jié)果用15比特表示并不會產(chǎn)生溢出。左邊3個選擇器用來選擇做乘法的數(shù)據(jù)，右邊2個選擇器用來選擇加法器的加減功能。 由上述公式可以看出，一個基2蝶形運算要進(jìn)行1次復(fù)乘、2次復(fù)加。該FFT模塊主要包 括蝶形運算單元、控制單元和存儲單元(ROM和雙口RAM)。新一代FPGA資源豐富，易于組織流水和并行的結(jié)構(gòu)，用其實現(xiàn)FFT，不僅可以提高處理速 度，而且具有靈活性高，開發(fā)費用低的特點。 兩者結(jié)果基本一致。,用Matlab讀取與原數(shù)據(jù)在Matlab下的IFFT變換結(jié)果進(jìn)行比較分析。Matlab隨機生成一組128個復(fù)數(shù)，然后按照 OFDM 幀格式插入0得到256復(fù)數(shù)點的一個符號，并寫入文件(如 )； 在QuartusII中生成 IFFT 的仿真波形文件(),另存為 ，并刪除其余信號，僅保留 Iamp?！ ≡诒?和表2中，調(diào)制器和解調(diào)器中所含有的引腳數(shù)過多，主要原因是在這些引腳中還含有很多用于調(diào)試和測量的引腳，在整個系統(tǒng)調(diào)試時，可以將調(diào)試和測量用的引腳去掉，只留有數(shù)據(jù)、地址和控制引腳。在QPSK、添零、導(dǎo)頻插入模塊，由于沒有中間存儲器，從RAM讀 出數(shù)據(jù)，經(jīng)過映射后就直接輸出，整個模塊需要256個時鐘周期。 IFFT模塊 發(fā)送端系統(tǒng)的主時鐘頻率設(shè)計為80MHz，整體采用同步時序邏輯?！ ? 系統(tǒng)調(diào)試與性能分析 采用OFDM技術(shù)的無線城域網(wǎng)通信系統(tǒng)是一個比較復(fù)雜的系統(tǒng)。與此同 時，IFFT模塊接收QPSK映射、過采樣添零和插入導(dǎo)頻模塊發(fā)送出的數(shù)據(jù)；當(dāng) QPSK、添零、共軛模塊處理完1個數(shù)據(jù)包的數(shù)據(jù)后，IFFT 模塊開始計算，進(jìn)行OFDM的IFFT調(diào)制，經(jīng)IFFT 模塊計算后的數(shù)據(jù)輪換存入RAM_ou1或者RAM_ou2；控制模塊發(fā)出使能信號，先從數(shù)據(jù)輸出模塊中
環(huán)評公示相關(guān)推薦
鄂ICP備17016276號-1