【正文】 為了節(jié)省資源，采用動(dòng)態(tài)掃描的顯示方式，掃描時(shí)鐘由系統(tǒng)時(shí)鐘 clk 提供，其頻率應(yīng)該大于 100MHz，否則會(huì)有閃爍現(xiàn)象。例如：從模數(shù)轉(zhuǎn)換器上得到的數(shù)據(jù)為“11110100” ，數(shù)據(jù)高 4 位 1111 對(duì)應(yīng)的電壓值為 ，其 BCD 編碼為 0000 0100 1000 0110；數(shù)據(jù)低 4 位 0100 對(duì)應(yīng)的電壓值為 ，其 BCD 編碼為 0000 0000 0000 1000。FPGA 根據(jù)數(shù)據(jù)采集到的數(shù)字電壓值，進(jìn)行測(cè)量數(shù)據(jù)的 BCD 碼變換，將高 4 位 BCD 碼和低 4 位 BCD 碼相加，得到電壓值對(duì)應(yīng)的 BCD 碼。如輸入電壓 ，則輸出的數(shù)字量為 00001111。039。139。 dataout=datain。039。039。) thennow_state=s3。 rd = 39。 wr = 39。039。139。now_state=s1。rd = 39。圖 42 控制模塊程序代碼如下天津科技大學(xué) 2022 屆本科生畢業(yè)論文25when s0=cs= 39。FPGA 控制電路原理框圖如圖 41 所示。天津科技大學(xué) 2022 屆本科生畢業(yè)論文233) 狀態(tài) s2：向 TVL571 發(fā)出讀取轉(zhuǎn)換數(shù)據(jù)的請(qǐng)求，設(shè)置 。采用四個(gè)狀態(tài)完成上述模數(shù)轉(zhuǎn)換的操作：1) 狀態(tài) s0：?jiǎn)?dòng)模數(shù)轉(zhuǎn)換器 TLV571 進(jìn)行模數(shù)轉(zhuǎn)換操作，設(shè)置 。非常高的吞吐量，簡(jiǎn)單的并行接口和低功耗使 TLV571 對(duì)高速數(shù)字信號(hào)處理來說是一個(gè)理想的選擇[13]?？山邮艿哪M輸入電壓的范圍是 0VAVDD，數(shù)字化的電壓最高輸入為 ，吞吐量在 5V。 ADTLV571 模塊TLV571 是一個(gè) 8 位的系統(tǒng)，這個(gè)系統(tǒng)包含了一個(gè) 8 位的高速 ADC 和一個(gè)并行串口。7 段共陽極 LED 數(shù)碼管是由 7 個(gè)條形發(fā)光二極管和一個(gè)小數(shù)點(diǎn)位構(gòu)成，其引腳配置，如圖 32 所示，其內(nèi)部結(jié)構(gòu)，如圖 32 所示。LED 數(shù)碼管是由若干個(gè)發(fā)光二極管組成的顯示字段的顯示器件，一般簡(jiǎn)稱為數(shù)碼管。當(dāng) CPLD_E=01選通數(shù)碼管和小鍵盤；當(dāng) CPLD_E=10LED 燈從左到右 70 高電平點(diǎn)亮；當(dāng) CPLD_E=11選通點(diǎn)陣。7. 片內(nèi)的數(shù)字化阻抗匹配(DCI)技術(shù)和可編程的數(shù)字電流 (從 2mA 到 24Ma)，克服了因阻抗不匹配而造成系統(tǒng)不穩(wěn)定(型號(hào)完整性)問題。4. 高達(dá) 178176 個(gè)時(shí)鐘驅(qū)動(dòng)的寄存器/鎖存器，高達(dá) 178176 個(gè)查找表(LUT)he 基于查找表的移位寄存器，支持水平級(jí)鏈和“ 乘累加 ”多路選擇器，以及內(nèi)部的三態(tài)總線結(jié)構(gòu)組成豐富和靈活內(nèi)部邏輯資源。 Vritex4 系列器件結(jié)構(gòu)和特性Vritex4 系列產(chǎn)品是采用 90nm 工藝設(shè)計(jì)的高性能平臺(tái)級(jí)邏輯器件，其特性主要為：天津科技大學(xué) 2022 屆本科生畢業(yè)論文201. 內(nèi)部時(shí)鐘頻率可達(dá) 500MHz，SselectlO 速率可達(dá) 600MHz。6．器件編程測(cè)試時(shí)序仿真完成后，軟件就可產(chǎn)生供器件編程使用的數(shù)據(jù)文件。4．設(shè)計(jì)處理設(shè)計(jì)處理是器件設(shè)計(jì)中的核心環(huán)節(jié)。2．設(shè)計(jì)輸入 設(shè)計(jì)輸入將所設(shè)計(jì)的系統(tǒng)或電路以開發(fā)軟件要求的某種形式表示出來，并送入計(jì)算機(jī)的過程稱為設(shè)計(jì)輸入。高密度復(fù)雜可編程邏輯器件的設(shè)計(jì)流程如圖 31 所示?，F(xiàn)在，設(shè)計(jì)人員有了新的選擇，可采用 FPGA 來快速經(jīng)濟(jì)地完成設(shè)計(jì)。5．向混合可編程技術(shù)方向發(fā)展FPGA 器件特有的產(chǎn)品上市快以及硬件可重構(gòu)特性為電子產(chǎn)品的開發(fā)帶來了極大的方便，它的廣泛應(yīng)用使得電子系統(tǒng)的構(gòu)成和設(shè)計(jì)方法均發(fā)生了很大的變化。4．向高速可預(yù)測(cè)延時(shí)器件的方向發(fā)展FPGA 器件如果要在高速系統(tǒng)中占有一席之地，也必然向高速發(fā)展。這類器件可以無限次地被重新編程，利用它可以 1 秒幾次或者 1 秒數(shù)百次地改變器件執(zhí)行的功能，甚至可以只對(duì)器件的部分區(qū)域進(jìn)行重構(gòu)，此時(shí)芯片的其他部分仍可正常工作。它不僅使電子系統(tǒng)的設(shè)計(jì)和產(chǎn)品性能的改進(jìn)和擴(kuò)充變得十分簡(jiǎn)便，還使新一代電子系統(tǒng)具有極強(qiáng)的靈活性和適應(yīng)性，為許多復(fù)雜信號(hào)的處理和信息加工的實(shí)現(xiàn)提供了新的思路和方法。產(chǎn)品性能的巨大飛躍也促進(jìn)了工藝的不斷發(fā)展進(jìn)步，F(xiàn)PGA 器件的規(guī)模也隨著工藝的不斷改進(jìn)不斷的擴(kuò)大。它包含了 NN 個(gè)配置邏輯塊(CLBS)，對(duì)其編程可產(chǎn)生邏輯功能。(2)FPGA 內(nèi)部有豐富的觸發(fā)器和 L／O 引腳。IOB 提供了器件引腳和內(nèi)部邏輯陣列之間的連接，通常排列在芯片的四周，主要由輸入觸發(fā)器、輸入緩沖器、輸出觸發(fā)／鎖存器和輸出緩沖器組成。CPLD／FPGA 應(yīng)用的學(xué)習(xí)不需太多的預(yù)備知識(shí)，只要具有通常的數(shù)字電路和計(jì)算機(jī)編程基礎(chǔ)知識(shí)，就足以在短期內(nèi)握基本的設(shè)計(jì)方法和開發(fā)技巧。(5)功能強(qiáng)大，應(yīng)用廣闊。(3)可靠性非常高。系統(tǒng)配置的編程方式在越來越多的先進(jìn)的CPLD/FPGA 產(chǎn)品中得到了廣泛的應(yīng)用。從 1985 年 Xilinx 公司推出第一個(gè)現(xiàn)場(chǎng)可編程邏輯陣列(FPGA)到現(xiàn)在，F(xiàn)PGA 已經(jīng)成為當(dāng)今電子設(shè)計(jì)應(yīng)用市場(chǎng)上首選的可編程邏輯器件之一。 現(xiàn)場(chǎng)可編程門陣列 FPGA隨著科學(xué)技術(shù)的飛速發(fā)展，系統(tǒng)逐漸向著高速度、低功耗、低電壓和網(wǎng)絡(luò)化、移動(dòng)化的方向發(fā)展，人們對(duì)電路的要求越來越高，傳統(tǒng)單一功能的電路已經(jīng)很難滿足發(fā)展的需求，而可編程邏輯器件(CPLD/FPGA)可以方便的通過對(duì)邏輯結(jié)構(gòu)的修改和配置，完成對(duì)系統(tǒng)和設(shè)備的升級(jí)?？梢哉f電子EDA 技術(shù)是電子設(shè)計(jì)領(lǐng)域的一場(chǎng)革命。可以說電子 EDA 技術(shù)已經(jīng)成為電子工業(yè)領(lǐng)域不可缺少的技術(shù)支持。例如在CDMA 無線通信系統(tǒng)中， 所有移動(dòng)手機(jī)和無線基站都工作在相同的頻譜，為區(qū)別不同的呼叫， 每個(gè)手機(jī)有一個(gè)唯一的碼序列， CDMA 基站必須能判別這些不同觀點(diǎn)的碼序列才能分辨出不同的傳呼進(jìn)程。在傳統(tǒng)機(jī)電產(chǎn)品的升級(jí)換代和技術(shù)改造， 5PGA 的應(yīng)用能使傳統(tǒng)產(chǎn)品的性能提高，體積縮小，技術(shù)含量和產(chǎn)品的附加值提高。在教學(xué)方面， 高校電子類專業(yè)的實(shí)踐教學(xué)中， 幾乎所有理工科(尤其是電子信息)類的高等院校都開設(shè)了 EDA 相關(guān)的 課程。 常用硬件描述語言有 HDL、verilog 和 VHDL 語言。在原理圖設(shè)計(jì)階段，可以使用 EDA中的仿真工具來驗(yàn)證設(shè)計(jì)的正確性；在芯片設(shè)計(jì)階段，可以使用 EDA 中的芯片設(shè)計(jì)工具設(shè)計(jì)制作芯片的版圖；在電路板設(shè)計(jì)階段，可以使用 EDA 中電路板設(shè)計(jì)工具設(shè)計(jì)多層電路板。1980 年的 QAE(計(jì)算機(jī)輔助工程設(shè)計(jì) )階段：這一階段的主要特點(diǎn)是核心為邏輯摸擬、定時(shí)分析、故障仿真、自動(dòng)布局布線，著重解決電路設(shè)計(jì)的功能檢測(cè)等主要問題，使設(shè)計(jì)能在產(chǎn)品制作之前預(yù)知產(chǎn)品的功能與性能。完成對(duì)于一些特定目標(biāo)芯片的適配編譯、邏輯映射、編程下載等操作，最終形成集成電子系統(tǒng)或?qū)Ｓ眉尚酒?[5]。天津科技大學(xué) 2022 屆本科生畢業(yè)論文133 系統(tǒng)的硬件組成 EDA 技術(shù)概述電子設(shè)計(jì)自動(dòng)化(Electronic Design Automation)也稱之為 EDA。139。 語句有四種形式1) IF 條件句 THEN 順序語句 END IF 。when others=scan=000。039。voltage(7 downto 4)。when s1=scan=010。039。 ... 。在一個(gè)結(jié)構(gòu)體中可以包含任意個(gè)進(jìn)程語句結(jié)構(gòu)，所有的進(jìn)程語句都是并行語句，而由任一進(jìn)程 PROCESS 引導(dǎo)的語句(包含在其中的語句)結(jié)構(gòu)屬于順序語句。 end if。如 process(clk，clkcount) begin if clk39。 clock :in std_logic。 dato : out STD_lOGIC_VECTOR (7 downto 0))。 dati : in STD_lOGIC_VECTOR (7 downto 0)。 PORT ( 端口名 : 端口模式 數(shù)據(jù)類型 。 scan : out STD_lOGIC_VECTOR (2 downto 0)。 int : in STD_lOGIC。 USE 。因?yàn)?VHDL語言是一種 IEEE 的工業(yè)標(biāo)準(zhǔn)硬件描述語言，具有嚴(yán)格的語法規(guī)范和統(tǒng)一的標(biāo)準(zhǔn)的特點(diǎn)，所以它可以使設(shè)計(jì)人員之間進(jìn)行交流和共享 [14]。④性能評(píng)估能力：不依靠器件的設(shè)計(jì)和可以進(jìn)行程序移植的特點(diǎn)允許設(shè)計(jì)人員可以使用不同的器件結(jié)構(gòu)和綜合工具來對(duì)自己的設(shè)計(jì)進(jìn)行綜合評(píng)估。②獨(dú)立于任何器件的設(shè)計(jì)：設(shè)計(jì)人員使用 VHDL 語言進(jìn)行硬件電路的設(shè)計(jì)時(shí)，可以脫離此項(xiàng)設(shè)計(jì)的邏輯器件來進(jìn)行設(shè)計(jì)。1996 年， 成為 VHDL 綜合標(biāo)準(zhǔn)。1986 年，IEEE(The Institute of Electrical and Electronics Engineers)全力進(jìn)行予以VHDL 標(biāo)準(zhǔn)化的工作，經(jīng)過了多次的修改和擴(kuò)充，在 1987 年底 VHDL 語言被IEEE 和美國(guó)國(guó)防部宣布成為為標(biāo)準(zhǔn)硬件描述語言。下載：下載功能包括了 BitGen，可以將布局布線后的設(shè)計(jì)文件變換為位流文件，還包括了 ImPACT，其功能是將設(shè)備進(jìn)行配置與通信，控制將程序燒寫到 FPGA 芯片中去。規(guī) 劃 和 預(yù) 算創(chuàng) 建 代 碼 原 理 圖 H D L R T L 仿 真綜 合 以 創(chuàng) 建 網(wǎng) 表功 能 仿 真實(shí) 現(xiàn)翻 譯映 射布 局 和 布線得 到 時(shí) 序 收斂時(shí) 序 仿 真產(chǎn) 生 比 特流 文 件配 置 F P G A圖 22 設(shè)計(jì)流程設(shè)計(jì)輸入：ISE 提供的設(shè)計(jì)輸入工具包括用于 HDL 代碼輸入和查看報(bào)告的 ISE 文本編輯器 (The ISE Text Editor)，用于原理圖編輯的工具 ECS(The Engineering Capture System)，用于生成 IP Core 的 Core Generator，用于狀態(tài)機(jī)設(shè)計(jì)的 State CAD 以及用于約束文件編輯的 Constraint Editor 等。ISE 作為高效的 EDA 設(shè)計(jì)工具集合，與第三方軟件結(jié)合可以揚(yáng)長(zhǎng)補(bǔ)短，其軟件功能也越來越強(qiáng)大，也因此為用戶提供了更加豐富的XILINX 平臺(tái)。各種物理量的動(dòng)態(tài)測(cè)量的希望由于智能化電壓表的出現(xiàn)也越來越明朗。1972 年，美國(guó)的英特爾公司首第一個(gè)發(fā)明微處理器不久就研發(fā)出微處理器式數(shù)字電壓表，從而實(shí)現(xiàn)了電壓表的數(shù)據(jù)自動(dòng)化處理與可編程序的功能。 高準(zhǔn)確度階段。電壓表是以電位差計(jì)的自動(dòng)化考慮為基礎(chǔ)研發(fā)成功的，從以前只能顯示四五六位而逐漸發(fā)展到現(xiàn)在能在數(shù)碼管上顯示七八位的結(jié)果；開始是一、二種簡(jiǎn)單的工作原理漸漸發(fā)展到現(xiàn)在幾十種復(fù)雜的原理，從最初使用電子管和繼電器發(fā)展到現(xiàn)在用全晶體管化、集成電路化、微處理器化的器件；由一臺(tái)數(shù)字電壓表只能局限的測(cè)量一、兩種參數(shù)到如今能大范圍的測(cè)十幾種參數(shù)的多用型；顯示器件也從輝光數(shù)碼顯示發(fā)展 到等離子體、發(fā)光二極管、液晶顯示等。數(shù)字電壓表(也稱之為 DVM)是以計(jì)算機(jī)技術(shù)、電子技術(shù)、精密測(cè)量技術(shù)和自動(dòng)化技術(shù)為基礎(chǔ)逐漸產(chǎn)生和發(fā)展起來的 [8]。在這項(xiàng)工程中 PD 信號(hào)由模擬發(fā)生器充當(dāng)，所有的計(jì)數(shù)由 FPGA 實(shí)現(xiàn)無需使用示波器。目前，由于 FPGA 技術(shù)具有快速的數(shù)據(jù)處理能力所以其被廣泛應(yīng)用于信號(hào)的處理和控制等相關(guān)領(lǐng)域。天津科技大學(xué) 2022 屆本科生畢業(yè)論文2采用單片機(jī)作為系統(tǒng)的控制核心。基于 FPGA 的數(shù)字電壓表由于測(cè)量精度高，速度快，讀數(shù)時(shí)也非常方便，抗干擾能力強(qiáng)，可擴(kuò)展性強(qiáng)等優(yōu)點(diǎn)已被廣泛應(yīng)用于電子和電工測(cè)量，工業(yè)自動(dòng)化儀表，自動(dòng)測(cè)量系統(tǒng)等領(lǐng)域，顯示出強(qiáng)大的生命力。采用現(xiàn)場(chǎng)可編程門陣列即 FPGA（Field Programmable Gate Array）為設(shè)計(jì)的系統(tǒng)核心，是在當(dāng)智能電子產(chǎn)品市場(chǎng)背景下所要求的必然趨勢(shì)。數(shù)字電壓表簡(jiǎn)稱 DVM，其在智能儀器的使用中是極其常見的，它將測(cè)量技術(shù)、指標(biāo)數(shù)據(jù)化，把連續(xù)的輸入轉(zhuǎn)化為離散的數(shù)據(jù)量并加以顯示。軟件要求用 環(huán)境，用VHDL 語言編寫數(shù)字電壓表各模塊的功能并進(jìn)行調(diào)試與下載到 FPGA 板上進(jìn)行驗(yàn)證?；?于 FPGA 的 數(shù) 字 電 壓 表 的 設(shè) 計(jì) 與 實(shí) 現(xiàn)DESIGN AND IMPLEMENTATION OFDIGITAL VOLTAGE METER BASED ON FPGA專 業(yè)：電子信息工程姓 名： 指 導(dǎo) 教 師：申請(qǐng)學(xué)位級(jí)別： 學(xué) 士論文提交日期： 學(xué)位授予單位： 摘 要數(shù)字電壓表簡(jiǎn)稱 DVM，是一種通過采用數(shù)字化測(cè)量技術(shù)，把連續(xù)的模擬量(直流輸入電壓) 轉(zhuǎn)換成離散的、不連續(xù)的數(shù)字形式，并將轉(zhuǎn)化結(jié)果加以顯示的儀表。關(guān)鍵詞：VHDL；數(shù)字電壓表；FPGA；A/D；Xilinx ；ABSTRACTDigital voltmeter is a voltage measuring instruments that is referred to as DVM and it is most mon in intelligent use digital measurement technology and make the continuous analog (DC input voltage) into discontinuous, discrete digital form and display on LED or LCD. The design of this voltmeter main core is the Xilinx39。此種