初級(jí)數(shù)字ic設(shè)計(jì)工程師實(shí)戰(zhàn)培訓(xùn)課程-wenkub.com
2025-06-23 06:32 本頁(yè)面
【正文】 請(qǐng)將上述材料發(fā)送到 jicheng_training ，我們會(huì)有專人和您電話聯(lián)系確認(rèn)。（學(xué)完之后可以直接參加眾多IC設(shè)計(jì)公司的招聘）授課地點(diǎn)：上海市授課師資：IC設(shè)計(jì)公司資深工程師（碩士6年以上工作經(jīng)驗(yàn)）報(bào)名方式：在校學(xué)生：（1） 姓名、年齡、性別、聯(lián)系方式、郵箱、手機(jī)號(hào)、身份證號(hào)。R實(shí)現(xiàn)10課時(shí)除了面對(duì)面的線下授課之外，我們還會(huì)提供長(zhǎng)時(shí)間的網(wǎng)絡(luò)交流，實(shí)時(shí)答疑。 后端設(shè)計(jì)實(shí)戰(zhàn)測(cè)試。 自動(dòng)布局布線流程介紹216。 靜態(tài)時(shí)序分析原理216。 形式驗(yàn)證原理216。 標(biāo)準(zhǔn)單元庫(kù)，綜合約束216。 邏輯綜合原理216。 UVM 環(huán)境實(shí)例實(shí)戰(zhàn)10課時(shí)ASIC Design Verification engineer/ASIC integrate engineer6216。 Testbench編寫216。 項(xiàng)目IP結(jié)構(gòu)分析216。 學(xué)習(xí)Verilog語(yǔ)言216。課程安排序號(hào)課程內(nèi)容課程時(shí)長(zhǎng)適應(yīng)職位1216。利用工具對(duì)項(xiàng)目中的GDS進(jìn)行檢查，最終得到可以tape out的版圖。PT工具的使用和步驟。 對(duì)項(xiàng)目中的模塊編寫約束和綜合腳本，對(duì)綜合結(jié)果進(jìn)行timing，面積和功耗的分析，并提供改進(jìn)和優(yōu)化的方法。 學(xué)習(xí)邏輯綜合的原理和過(guò)程，基本輸入輸出文件，設(shè)計(jì)數(shù)據(jù)和標(biāo)準(zhǔn)單元庫(kù)延時(shí)模型的介紹。 學(xué)習(xí)Verilog語(yǔ)言，規(guī)范的RTL實(shí)現(xiàn)風(fēng)格以及與門級(jí)電路的映射；編寫Verilog代碼以實(shí)現(xiàn)項(xiàng)目的功能模塊。質(zhì)量保障 除了在課堂上嚴(yán)格的培訓(xùn)外，課后還會(huì)通過(guò)網(wǎng)絡(luò)進(jìn)行互動(dòng)，如有部分內(nèi)容理解不透或消化不好，可找導(dǎo)師單獨(dú)講解；培訓(xùn)完成并合格的學(xué)員，我們會(huì)利用我們?cè)贗C行業(yè)的人脈，推薦各大國(guó)外國(guó)內(nèi)IC設(shè)計(jì)公司的實(shí)習(xí)機(jī)會(huì)和工作職位。（3） 其他有一定電子基礎(chǔ)的人員。招生對(duì)象（1） 有一定電子類基礎(chǔ)的在校研究生和應(yīng)屆生，在學(xué)校沒有實(shí)戰(zhàn)數(shù)字IC設(shè)計(jì)的機(jī)會(huì)，畢業(yè)又向往IC設(shè)計(jì)
規(guī)章制度相關(guān)推薦
鄂ICP備17016276號(hào)-1