【正文】 endassign empty = ~(|t)。這里需要注意的是：異步FIFO處于兩個(gè)不同的時(shí)鐘域，寫地址與讀地址是兩個(gè)不同時(shí)鐘域的數(shù)據(jù)，在進(jìn)行操作前要經(jīng)過同步。l 功能模塊劃分 本方案實(shí)現(xiàn)的FIFO是16位數(shù)據(jù)寬度，深度為4096，主要分為三個(gè)功能模塊：，讀寫地址產(chǎn)生模塊，RAM模塊，滿/空標(biāo)志模塊。另外，F(xiàn)IFO需要兩個(gè)地址寄存器，分別存儲(chǔ)讀地址（隊(duì)首元素地址）和寫地址（隊(duì)尾元素地址加1），讀寫過程中FIFO所存儲(chǔ)的信息并不移動(dòng)，而是通過改變讀地址或者寫地址來指示隊(duì)首隊(duì)尾[11]。 被動(dòng)模式：l 初始化AMC：數(shù)字等于循環(huán)周期除以20us然后減1，比如循環(huán)周期等于80ms，AMC=80000/20－1＝3999。 關(guān)于相關(guān)寄存器的地址、長(zhǎng)度、名稱和功能已經(jīng)在第三章第二節(jié)進(jìn)行了詳細(xì)的描述，在此不再累述。OSStart()。OSTaskCreate(Task_Main, (void *)0, (OS_STK *)amp。OSTaskCreate(Task_System,(void *)0,(OS_STK *)amp。由此可以看出移植的操作系統(tǒng)已經(jīng)在硬件平臺(tái)上正確的運(yùn)行，uC/OSII在S3C44B0X系統(tǒng)上移植成功。當(dāng)系統(tǒng)運(yùn)行這3個(gè)任務(wù)后。}}void Task3(void*id){while(1){puts(CCCCCCC6666666\n)。3個(gè)任務(wù)代碼如下：void Task1(void*id){while(1){puts(AAAAAAA1111111\n)。 save current PSR LDR r4, addr_OSTCBCur LDR r5, [r4] STR sp, [r5] 。代碼如下：IMPORT OSTCBCuraddr_OSTCBCur DCD OSTCBCur IMPORT OSTCBHighRdyaddr_OSTCBHighRdy DCD OSTCBHighRdy IMPORT OSPrioCuraddr_OSPrioCur DCD OSPrioCur IMPORT OSPrioHighRdyaddr_OSPrioHighRdy DCD OSPrioHighRdyOSCtxSw STMFD sp!, {lr} 。}，根據(jù)編譯器手冊(cè)具體來修改，堆棧單位應(yīng)該和CPU寄存器的長(zhǎng)度一致，堆棧增長(zhǎng)方向定義為向下增長(zhǎng)。 /* r2 */ *stk = 0。 /* r6 */ *stk = 0。 /* r10 */ *stk = 0。 /* pc */ *stk = (unsigned int) task。堆棧初始化程序如下：OS_STK *OSTaskStkInit(void (*task)(void *pd), void *pdata, OS_STK *ptos, INT16U opt){ unsigned int *stk。前提是處理器和編譯器滿足uC/OSII的要求，并且已經(jīng)有了必要的工具?？梢哉f，uC/OSII是一個(gè)具備現(xiàn)代操作系統(tǒng)特點(diǎn)的RTOS，結(jié)構(gòu)清晰、注解詳盡，具有良好的可擴(kuò)展性，被廣泛地應(yīng)用于各種架構(gòu)的微處理器上[9]。 移植uC/OSII操作系統(tǒng)uC/OSII是一個(gè)簡(jiǎn)單、高效的嵌入式實(shí)時(shí)操作系統(tǒng)內(nèi)核，被應(yīng)用到各種嵌入式系統(tǒng)中。Xmodem協(xié)議中對(duì)傳輸?shù)倪壿嬃鞒逃袊?yán)格的規(guī)定，下面進(jìn)行詳細(xì)介紹：1. 發(fā)送方等待接收方傳來NAK信號(hào)，當(dāng)?shù)谝粋€(gè)NAK信號(hào)到達(dá)，發(fā)送方理解為開始發(fā)送第一個(gè)信息包；2. 發(fā)送方一旦接收到第一個(gè)NAK信號(hào)，啟動(dòng)了傳輸，發(fā)送方就將數(shù)據(jù)以每次128字節(jié)打包成幀格式傳送，再等待接收方的確認(rèn)信號(hào)；3. 發(fā)送方收到接收方傳來的ACK信號(hào)，理解為信息包被正確接收，并準(zhǔn)備發(fā)送下一信息包；4. 發(fā)送方收到接收方傳來的NAK信號(hào)，理解為請(qǐng)求重發(fā)同一數(shù)據(jù)包；5. 發(fā)送方收到接收方傳來的CAN信號(hào)，理解為請(qǐng)求無條件停止傳輸過程；6. 雙方正常傳輸完全部數(shù)據(jù)，需要正常結(jié)束，發(fā)送EOT信號(hào)通知接收方，接收方用ACK進(jìn)行確認(rèn)；7. 接收方收發(fā)送CAN無條件停止傳輸過程，發(fā)送方收到CAN后，不發(fā)送EOT確認(rèn)信號(hào)；8. 當(dāng)在SOH位置上出現(xiàn)EOT則表示數(shù)據(jù)傳輸結(jié)束；9. 接收方首先應(yīng)確認(rèn)信息包序號(hào)的完整性，通過對(duì)信息包序號(hào)取補(bǔ)，然后和信息包序號(hào)的補(bǔ)碼異或，結(jié)果為0表示正確，結(jié)果不為0則發(fā)送NAK信號(hào)請(qǐng)求重傳；10. 接收方檢查序號(hào)，如果不是期望的序號(hào)，說明發(fā)生嚴(yán)重錯(cuò)誤，應(yīng)該發(fā)送一個(gè)CAN信號(hào)來中止傳輸；11. 當(dāng)信息包序號(hào)無誤后，接收方按約定的校驗(yàn)方式進(jìn)行校驗(yàn)檢查，如果相同發(fā)送ACK，如果不同則發(fā)送NAK信號(hào)；本系統(tǒng)中用Xmodem協(xié)議來傳輸需要下載到FLASH中的應(yīng)用程序，因此在Bootloader中只需編寫接收方的協(xié)議代碼。：控制字符十進(jìn)制十六進(jìn)制字符含義SOH10x01數(shù)據(jù)塊開始EOT40x04發(fā)送結(jié)束ACK60x06認(rèn)可響應(yīng)NAK210x15不認(rèn)可響應(yīng)DLE160x10中止數(shù)據(jù)連接Xon170x11數(shù)據(jù)傳送啟動(dòng)Xoff190x13數(shù)據(jù)傳送停止SYN220x16同步信號(hào)CAN240x18撤銷傳送 Xmodem協(xié)議控制字符表特別注意當(dāng)接收方與發(fā)送方均支持CRC校驗(yàn)時(shí)，則表中的握手信號(hào)“NAK”用字母“C”代替。 Bootloader啟動(dòng)界面 Xmodem傳輸協(xié)議實(shí)現(xiàn) Bootloader另外一個(gè)主要功能就是通過串口對(duì)應(yīng)用程序代碼的下載，此種下載方式的協(xié)議是基于Xmodem的傳輸協(xié)議。 RW段在RAM中的結(jié)束地址 CMP a1, a3 BEQ goto_main move_loop : LDR a4,[a2], 4 STR a4,[a1], 4 。 ZI段在RAM中的結(jié)束地址 CMP a1, a2 BEQ move_data Clear_loop : STR a3,[a1], 4 。 映像文件加載域和運(yùn)行域 上述只是簡(jiǎn)單介紹了從ROM到RAM的數(shù)據(jù)傳輸和內(nèi)容清零的大致流程，下面對(duì)具體實(shí)現(xiàn)細(xì)節(jié)進(jìn)行討論。其中RO段在ROM和RAM里都可運(yùn)行，而RW和ZI段必須在RAM中運(yùn)行。改變狀態(tài)寄存器(CPSR)的狀態(tài)位，可以使處理器切換到不同模式，然后給SP賦值，就實(shí)現(xiàn)了堆棧的初始化。只要將中斷服務(wù)程序的起始地址賦予HandleEINT0的空間，在中斷發(fā)生時(shí)就可以執(zhí)行相應(yīng)的中斷服務(wù)程序。在引導(dǎo)程序的數(shù)據(jù)段中定義了所有中斷服務(wù)程序的地址，這些地址都是以變量_ISR_STARTADDRESS的值為起點(diǎn)，其中EINT0的地址為_ISR_STARTADDRESS+334。該指令使程序跳轉(zhuǎn)至HandleIRQ處運(yùn)行。ARM處理器的中斷向量表從地址0x0000_0000處開始存放，連續(xù)有84字節(jié)的空間。1. 異常向量表當(dāng)系統(tǒng)產(chǎn)生異常時(shí)，會(huì)觸發(fā)中斷控制器。一部分是依賴于CPU體系結(jié)構(gòu)的代碼，比如設(shè)備初始化代碼等，通常用匯編語(yǔ)言來實(shí)現(xiàn)；另外一部分不依賴于硬件的部分，通常用C語(yǔ)言實(shí)現(xiàn)，這樣可實(shí)現(xiàn)復(fù)雜功能。雖然Bootloader的實(shí)現(xiàn)依賴于CPU的體系結(jié)構(gòu)，但大多數(shù)Bootloader要實(shí)現(xiàn)的主要工作有以下幾個(gè)部分：l 系統(tǒng)硬件自檢；l 配置其它Bank、端口和外設(shè)等工作模式；l 處理系統(tǒng)中斷：在不支持remap的處理器中，中斷必然要經(jīng)過BootRom空間，BootRom需要處理的任務(wù)就是把固定的中斷向量映射到一個(gè)可編程的中斷處理子程序的地址；l 引導(dǎo)操作系統(tǒng)：系統(tǒng)配置完成以后，Bootloader需要把操作系統(tǒng)或其他程序裝載到SDRAM，然后把PC指針指向程序的RAM空間，使操作系統(tǒng)啟動(dòng)完成引導(dǎo)。引導(dǎo)代碼保存在ROM中，由于系統(tǒng)復(fù)位以后，處理器從0x0000_0000處開始執(zhí)行指令，所以引導(dǎo)代碼也應(yīng)從該地址開始。在整個(gè)系統(tǒng)中硬件設(shè)計(jì)起到至關(guān)重要的作用，穩(wěn)定的硬件是系統(tǒng)可靠運(yùn)行的保障。： 數(shù)字I/O口電路本章詳細(xì)介紹了基于ARM的嵌入式數(shù)據(jù)采集系統(tǒng)的硬件設(shè)計(jì)。DA_SDI為串行輸入的數(shù)字量，A16OUT為轉(zhuǎn)換后的輸出模擬量。該芯片的特性如下：l 輸出與CMOS，NMOS和TTL兼容；l 低的輸出電流：；l 工作電壓范圍：~；l 抗噪聲干擾能力強(qiáng)；，nE為使能信號(hào)，將其置于0使芯片處于使能狀態(tài)；DIR為方向控制信號(hào)，DIR＝1表示數(shù)據(jù)由A端到B端，DIR＝0表示數(shù)據(jù)由B端到A端總線傳輸。 ，其中AIN來自前級(jí)運(yùn)算放大器的輸出。變?yōu)榈碗娖胶蟠蠹s延時(shí)65ns后也變?yōu)榈碗娖?，并且保持低電平直到轉(zhuǎn)換完成，然后更新輸出寄存器的數(shù)據(jù)。特性如下：l 100Ksps的采樣速率；l 標(biāo)準(zhǔn)的V輸入電壓；l LSB INL，16位無缺失碼；l ＋5V供電電壓；l 可以使用內(nèi)部或外部參考電壓；l 16位并行數(shù)據(jù)接口；ADS7805控制信號(hào)有、和。前端運(yùn)放主要起到提高輸入阻抗，避免A/D轉(zhuǎn)換電路受到干擾的作用。本次設(shè)計(jì)采用的LCD為256色STN LCD，大小為320240象素，顯示方式為8位單掃描。LCD控制器的寄存器和程序中設(shè)定顯示緩沖區(qū)的地址后，通過對(duì)顯示緩沖區(qū)的讀、寫即可實(shí)現(xiàn)LCD的顯示控制。ARM在中斷處理程序中把數(shù)據(jù)取走，： ARM與FPGA通信原理圖 ARM通過配置FPGA的各種寄存器來發(fā)布控制命令，因此根據(jù)實(shí)際系統(tǒng)的需要，設(shè)計(jì)了9個(gè)寄存器分別滿足不同的邏輯控制：系統(tǒng)控制﹑系統(tǒng)狀態(tài)﹑FIFO數(shù)據(jù)﹑脈沖調(diào)制等寄存器。通過Verilog語(yǔ)言在FPGA內(nèi)部實(shí)現(xiàn)了異步FIFO，這樣就可以把采集到的數(shù)據(jù)先保存到FPGA內(nèi)部數(shù)據(jù)緩存區(qū)FIFO里。當(dāng)系統(tǒng)上電后，數(shù)據(jù)自動(dòng)加載到FPGA。FPGA檢測(cè)到外部讀寫信號(hào)后，使能內(nèi)部的存儲(chǔ)器和寄存器進(jìn)行相應(yīng)的操作?？梢詫?shí)現(xiàn)RAM﹑ROM﹑雙口RAM或FIFO功能，使得此款芯片適合有存儲(chǔ)和緩沖功能需要的數(shù)據(jù)采集系統(tǒng)[7]。 LM7812和LM7912連接電路圖 UART接口電路 串口主要是用于通信的，串口負(fù)責(zé)打印一些必要的調(diào)試信息和交互一些人機(jī)命令以及完成大固件程序的下載和升級(jí)。在此不再重復(fù)，請(qǐng)參考前面的電路圖。 擴(kuò)展板的電源電路相對(duì)于核心板而言更為復(fù)雜，擴(kuò)展板的輸入電壓為直流24V而整個(gè)系統(tǒng)要用到的電壓分別為：、5V、V和V等。FPGA時(shí)鐘頻率高，內(nèi)部延時(shí)小，原來由軟件完成的邏輯控制全部由硬件來完成，速度快，效率高。ADS7843的控制和數(shù)據(jù)信號(hào)連接到S3C44B0X的GPIO口上。 觸摸屏結(jié)構(gòu)簡(jiǎn)圖觸摸屏上代表觸點(diǎn)位置的電壓值通常由觸摸屏接口芯片測(cè)量。本文使用的觸摸屏為四線電阻式觸摸屏，它包括上下疊合的兩個(gè)透明層，這兩個(gè)透明層由具有相同表面電阻的透明阻性材料組成。 系統(tǒng)復(fù)位電路 JTAG接口電路 JTAG接口電路用來連接仿真器進(jìn)行代碼的實(shí)時(shí)調(diào)試和程序的燒寫，本設(shè)計(jì)中JTAG接口主要是配合簡(jiǎn)易仿真板調(diào)試程序，以及完成最底層的固件程序的燒寫。在充電過程中，74HC04的1端未達(dá)到閾值電平前的這段時(shí)間內(nèi)，nRESET為低電平，系統(tǒng)復(fù)位。當(dāng)OM3=0，OM2=0，則使用的是外部晶振時(shí)鐘，此時(shí)鎖相環(huán)使能。S3C44B0X芯片需要兩個(gè)晶振，一個(gè)給內(nèi)核提供時(shí)鐘，一個(gè)給RTC（實(shí)時(shí)時(shí)鐘）提供時(shí)鐘。工作所需的電源由DC－DC轉(zhuǎn)換器提供。因?yàn)镠Y57V561620的存儲(chǔ)配置為(4M164B) 1，根據(jù)S3C44B0X的數(shù)據(jù)手冊(cè)規(guī)定，HY57V561620的BA0、BA1引腳應(yīng)該與S3C44B0X的地址線ADDR2ADDR24相連接。本系統(tǒng)采用的RAM為Hynix的HY57V561620，為268,435,456 bit (4Banks 4M 16Bit)的CMOS SDRAM。 RAM接口電路RAM作為整個(gè)系統(tǒng)的內(nèi)存，需保證有足夠大的空間。由于SST39VF1601作為系統(tǒng)的ROM使用，它包含了系統(tǒng)的啟動(dòng)代碼，系統(tǒng)復(fù)位以后PC指針需要指向SST39VF1601中起始的程序代碼，所以必須將SST39VF1601的片選信號(hào)和S3C44B0X的nGCS0相連，以使SST39VF1601映射到系統(tǒng)存儲(chǔ)器中的Bank0，起始地址為0x0000_0000。 S3C44B0X復(fù)位后的存儲(chǔ)器映射S3C44B0X的存儲(chǔ)器控制系統(tǒng)具有以下特點(diǎn)：l 支持?jǐn)?shù)據(jù)存儲(chǔ)的大/小端選擇（通過外部引腳實(shí)現(xiàn)）；l 地址空間：具有8個(gè)Bank，每個(gè)Bank可達(dá)32MB，總共可達(dá)256MB；l 每個(gè)Bank的數(shù)據(jù)寬度均可改變（8位/16位/32位）；l 8個(gè)Bank中，Bank0～Bank5支持ROM和SRAM，Bank6和Bank7支持ROM、SRAM和FP/EDO/SDRAM等； ROM接口電路[4]S3C44B0X內(nèi)部沒有ROM，所以擴(kuò)展了一塊FLASH存儲(chǔ)器，用于在系統(tǒng)掉電以后保存系統(tǒng)的代碼和數(shù)據(jù)。 S3C44B0X存儲(chǔ)系統(tǒng)在系統(tǒng)復(fù)位的時(shí)候，S3C44B0X的程序（PC）指針被設(shè)置成0，使程序跳轉(zhuǎn)到0x0000_0000處開始執(zhí)行。S3C44B0X是Samsung公司推出的16/32位采用了ARM7TDMI核的處理器，它為嵌入式系統(tǒng)和一般類型的應(yīng)用提供了高性價(jià)比的微控制器解決方案。ARM公司1991年成立于英國(guó)劍橋，專門從事基于RISC技術(shù)芯片的設(shè)計(jì)和開發(fā)，主要出售ARM技術(shù)知識(shí)產(chǎn)權(quán)(Intelligence Patent,簡(jiǎn)稱IP)核的授權(quán)。核心板完成系統(tǒng)最基本的功能，其硬件設(shè)計(jì)相對(duì)固定，只需要改變軟件代碼便可以實(shí)現(xiàn)不同的功能；擴(kuò)展板和受控對(duì)象連接，針對(duì)不同的受控對(duì)象