【正文】 值，然后將該數(shù)字量轉(zhuǎn)換成高壓電源模塊的控制輸入信號，完成對高壓模塊的控制。 ADS7805連接電路 數(shù)據(jù)緩沖電路由兩片74HC245芯片組成，其主要用于在數(shù)據(jù)總線上兩路信號的異步通信。數(shù)據(jù)總線直接和FPGA的相應(yīng)引腳相連，和連接到FPGA的GPIO口上。當(dāng)為高電平時，數(shù)據(jù)線上的數(shù)據(jù)為高阻狀態(tài)。當(dāng)為低電平時，所有的轉(zhuǎn)換命令都將被忽略，必須在恢復(fù)高電平前完成由低電平到高電平的轉(zhuǎn)換。如果為低電平并且為高電平，上第一個下降沿將初始化一個新的轉(zhuǎn)換，此轉(zhuǎn)換脈沖寬度應(yīng)該在40ns至6us之間。為整個芯片的片選信號，為讀寫控制信號，為整個采集標(biāo)志信號。本系統(tǒng)采用的ADC為TI公司的ADS7805，ADS7805是一款16位精度、10uS采樣時間的CMOS結(jié)構(gòu)模數(shù)轉(zhuǎn)換器，它采用了SAR技術(shù)，集成有高精度的內(nèi)部參考電源、跟蹤保持電路和內(nèi)部時鐘電路。運算放大器采用的是TI公司的OPA132，OPA132的特性如下：l 電源供電范圍大：V到V；l 20V/us的電壓擺率；l 開環(huán)增益達(dá)到130dB；l 低的補償電壓：最大500uV；，其中AD16IN為輸入的模擬信號量，該信號量通過運放OPA132后經(jīng)過電阻R13進(jìn)入后端的A/D轉(zhuǎn)換器。 整個主信號采集電路主要由三個部分組成：前端運算放大器電路、A/D轉(zhuǎn)換電路和數(shù)據(jù)緩沖電路。 LCD控制器接口電路 本設(shè)計中用到兩個A/D轉(zhuǎn)換電路，一個用來采集環(huán)境參數(shù)，另一個用來采集離子主信號。此外LCD控制器還包括數(shù)據(jù)總線VD[7:0]。S3C44B0X中的LCD控制器具有如下特性：l 支持256色的彩色STN LCD、單色LCD、4或16級灰度LCD；l 支持3種類型的LCD：4位雙掃描，4位單掃描和8位單掃描顯示；l 支持多虛擬顯示屏幕（硬件上的水平和豎直滾動）；l 系統(tǒng)存儲器作為顯示存儲器；l 支持的真實屏幕尺寸有：640480、320240和160160（象素）； LCD控制器框圖。：地址長度名稱功能BASE+0x0016SCR系統(tǒng)控制寄存器BASE+0x02 16SSR系統(tǒng)狀態(tài)寄存器BASE+0x0416FIFOCFIFO數(shù)量寄存器BASE+0x0616FIFODFIFO數(shù)據(jù)寄存器BASE+0x0816PMC被動模式寄存器BASE+0x0A16AMC主動模式寄存器BASE+0x0C16GPO通用輸出寄存器BASE+0x0E16GPI通用輸入寄存器BASE+0x1016AWC脈沖輸出寬度 FPGA相關(guān)寄存器 注：此處BASE是BANK1的基地址（0x0200,0000） LCD接口電路S3C44B0X中集成有一個LCD控制器，它把系統(tǒng)RAM存儲器中的一部分內(nèi)存共享為顯示緩沖區(qū)，并將顯示緩沖區(qū)中的數(shù)據(jù)傳送到外部的LCD驅(qū)動器中。這些寄存器對于ARM的訪問可分為：只讀和可讀可寫。將FIFO的深度設(shè)置為4096個字節(jié)，當(dāng)FIFO中的數(shù)據(jù)達(dá)到2048個字節(jié)時（即半滿狀態(tài)）產(chǎn)生外部中斷。當(dāng)達(dá)到FIFO半滿值或者一個采集周期結(jié)束時，產(chǎn)生外部中斷由ARM來響應(yīng)中斷。 ByteBlasterMV和ByteBlasterII接口電路 FPGA經(jīng)過一系列配置和運算，就可以進(jìn)行數(shù)據(jù)采集了。此處的配置芯片選用的是EPCS1(1Mbit)。FPGA不同于CPLD，它是基于SRAM結(jié)構(gòu)設(shè)計，掉電易丟失數(shù)據(jù)，需外接配置芯片。FPGA與ARM通信的數(shù)據(jù)總線端口是一個雙向I/O口，在ARM未對FPGA操作的時候，保持該端口為高阻態(tài)，使FPGA內(nèi)部數(shù)據(jù)鎖存。ARM通過對外部寄存器的讀寫操作，使外部地址總線和數(shù)據(jù)總線產(chǎn)生了相應(yīng)的寄存器地址數(shù)據(jù)和命令字，完成對FPGA的發(fā)指令操作。FPGA作為AD的控制器是受控于ARM的。本設(shè)計采用了ALTERA公司CYCLONE系列的EP1C6T144I7芯片。另外由于串行RS232的電平和S3C44B0X的I/O口電平不同，電平的轉(zhuǎn)換使用了串行接口芯片MAX3232。當(dāng)輸入的是＋24V電壓時，模塊1，2兩端分別輸入的是GND_24P，VDD24；當(dāng)輸入的是24V電壓時，模塊1，2兩端分別輸入的是VDD24N，GND_24N. 為了得到V電壓，可以通過V轉(zhuǎn)換到V，采用的DCDC模塊是線形穩(wěn)壓器LM7812和LM7912。 由于擴展板的直接輸入電壓為直流24V，所以為了得到5V和V的電壓，在設(shè)計時采用了單刀雙擲開關(guān)。其DCDC轉(zhuǎn)換器都是采用的AMS1117系列，其電路設(shè)計同前述的核心板電路采用同樣的方式。所以為了得到上述電壓，應(yīng)采用相應(yīng)的DCDC電壓轉(zhuǎn)換模塊。此種設(shè)計減輕了ARM的負(fù)擔(dān)，同時也提高了采集速度和數(shù)據(jù)采集的實時性。系統(tǒng)中FPGA主要起到連接采集電路和ARM的橋梁作用，而控制命令和數(shù)據(jù)處理則由ARM完成。此種設(shè)計的優(yōu)點主要體現(xiàn)在FPGA有著其他微處理器無法比擬的優(yōu)勢，特別是在時序和邏輯方面。通過GPIO口模擬ADS7843的控制時序進(jìn)行指令的寫入和轉(zhuǎn)換數(shù)據(jù)的讀出。圖中X+、Y+、X、。本設(shè)計采用的觸摸屏接口芯片為ADS7843。在Y方向的測量和X方向原理相同。其中一層在左右邊緣各有一條垂直總線，另一層在底部和頂部各有一條水平總線。這種屏幕可以用四線、五線、七線或八線來產(chǎn)生屏幕偏置電壓，同時讀回觸摸點的電壓。根據(jù)S3C44B0X的數(shù)據(jù)手冊規(guī)定，nTRST、TMS、TCK和TDI引腳都必須接一個10K的上拉電阻。兩級非門電路用于按鈕去抖動和波形整形，所以要合理選擇R1和C9的值，經(jīng)使用證明復(fù)位電路的工作是可靠的。nRESET為高電平進(jìn)入工作狀態(tài)。在系統(tǒng)上電以后電源電流流經(jīng)R1給C9充電。 系統(tǒng)時鐘電路系統(tǒng)復(fù)位電路實現(xiàn)系統(tǒng)上電復(fù)位和用戶按鍵復(fù)位的功能。具體使用晶振時鐘還是外部時鐘，由S3C44B0X的OM[3:2]引腳在外部硬件上確定。其中Y1為內(nèi)核時鐘晶振，Y2為RTC時鐘晶振。在AMS1117的輸入和輸出端采用100uF，47uF的鉭電容和一個104電容用以消除噪聲的影響。采用的電源器件為AMS公司的AMS1117，輸出電流可以達(dá)到1A。 系統(tǒng)電源電路 ，I/。 系統(tǒng)電源設(shè)計 系統(tǒng)的電源設(shè)計對于整個系統(tǒng)來說至關(guān)重要，好的設(shè)計可以使整個系統(tǒng)運行穩(wěn)定。 RAM存儲器接口電路由于內(nèi)部有4個Bank，所以用HY57V561620的20，21引腳來標(biāo)識對哪個Bank進(jìn)行操作。和ROM一樣，數(shù)據(jù)寬度不同時需要注意地址總線的連接方式。S3C44B0X集成了RAM的控制器，支持多種不同類型的RAM。本設(shè)計中不但數(shù)據(jù)要保存在RAM中，而且當(dāng)系統(tǒng)啟動時還要將整個uC/OSII操作系統(tǒng)從FLASH中搬運到RAM里運行，主要是因為RAM的存取速度比FLASH快的多。本次設(shè)計選擇的Bank0的數(shù)據(jù)寬度即為16位，因此SST39VF1601的47引腳需接高電平，表示數(shù)據(jù)寬度為16位。 ROM存儲器接口電路在讀取Bank0中的數(shù)據(jù)之前需要確定其數(shù)據(jù)寬度，這是由S3C44B0X的OM[1:0]引腳在外部硬件上確定。需要注意的是數(shù)據(jù)寬度不同時，地址總線的連接也不同，在設(shè)計時要詳細(xì)參考S3C44B0X的數(shù)據(jù)手冊。ROM采用的FLASH芯片是SST公司的SST39VF1601，容量為16Mbit(16)。然后系統(tǒng)開始運行。該地址對應(yīng)的是Bank0，Bank0是與ROM相連接的。S3C44B0X通過提供全面的、通用的片上外設(shè)，大大減少了系統(tǒng)電路中除處理器以外的元器件配置，從而最小化了系統(tǒng)的成本[3]。為了降低系統(tǒng)成本和減少外圍器件，S3C44B0X提供了豐富的內(nèi)置部件，包括:8KB Cache、內(nèi)部SRAM, LCD控制器、帶自動握手的2通道UART、4通道DMA、外部存儲器控制器(片選邏輯，F(xiàn)P/ EDO/ SDRAM)、帶有PWM功能的5通道定時器、71個通用IO口、實時時鐘(RTC)、8通道10位ADC、8個外部中斷源、I2C總線控制器、I2S總線控制器、同步SIO接口和PLL倍頻器等。不同的授權(quán)廠商提供了不同的外設(shè),支持高端、中端、低端產(chǎn)品，可供選擇的余地很大，極大的滿足了各類應(yīng)用方案的設(shè)計。作為一家IP核供應(yīng)商，ARM公司本身不直接從事芯片生產(chǎn)，通過轉(zhuǎn)讓設(shè)計許可，由合作公司根據(jù)各自不同的應(yīng)用領(lǐng)域，加入適當(dāng)?shù)耐鈬娐?，形成自己的ARM微處理器芯片進(jìn)入市場。ARM是Advanced RISC Machines的縮寫，既可以認(rèn)為是一家公司的名字，也可以認(rèn)為是對一類微處理器的通稱，還可以認(rèn)為是一種技術(shù)的名字。這樣的硬件設(shè)計有利于系統(tǒng)硬件的升級，控制不同對象的時候只需更改擴展板電路和系統(tǒng)軟件。第三章 基于ARM的數(shù)據(jù)采集系統(tǒng)硬件設(shè)計嵌入式數(shù)據(jù)采集系統(tǒng)按其執(zhí)行功能分成兩個部分：核心板和擴展板。同時給出了離子遷移譜模塊和嵌入式控制模塊之間的通信簡圖，使讀者能更容易地理解兩模塊之間的關(guān)系。電磁閥電路使用8路數(shù)字I/O口中的3路，接近開關(guān)使能信號占用1路數(shù)字I/O口，而其他4路預(yù)留，用于功能擴展。微控制器采用三星公司的ARM7系列的S3C44B0X，負(fù)責(zé)對各單元電路進(jìn)行控制；人機界面采用的是LCD和觸摸屏；LCD使用的是320240象素的256色STN屏，觸摸屏使用的是四線電阻式觸摸屏；FPGA主要功能是完成主信號的采集、觸發(fā)脈沖的產(chǎn)生以及步進(jìn)電機的驅(qū)動脈沖；串口通信方式為RS232，設(shè)計了兩路串口，其中一路和PC機進(jìn)行通信，在調(diào)試階段打印調(diào)試信息；另外一路預(yù)留，通過擴展系統(tǒng)軟件功能可以和PC機進(jìn)行通信，使系統(tǒng)接受PC機控制。高壓調(diào)節(jié)控制則是通過DAC7731完成，將希望加載到模塊上的電壓值通過界面輸入，然后經(jīng)過DAC7731進(jìn)行數(shù)字量到模擬量的轉(zhuǎn)化，最后將得到的值作為高壓模塊的控制輸入信號。 環(huán)境參數(shù)采集電路MAX197的片選、讀、寫引腳分別與ARM控制器BANK2的nGCSnWE和nOE相連接。數(shù)字I/O口主要是為電磁閥提供一個數(shù)字開關(guān)量來控制電磁閥的開關(guān)，環(huán)境參數(shù)指腔體溫度和腔體壓力，而高壓控制則是通過控制器輸出控制信號來改變高壓模塊輸出的電壓值。高壓電源模塊用于給離子遷移譜儀提供高壓，其控制輸入電壓為5V~+5V，對應(yīng)輸出高壓為10 kV ~+10 kV。最后輸出信號(OUT SIGNAL)直接用來控制電磁閥。電磁閥的供電電壓為直流24V。 同步脈沖觸發(fā)電路圖中輸入為控制信號，該信號通過光耦6N137和三極管9013形成脈沖輸出信號。本文不涉及離子遷移譜儀的具體構(gòu)造，接下來將對上面提到的幾個電路模塊進(jìn)行詳細(xì)的介紹。 模塊間通信簡圖，高壓調(diào)節(jié)是通過芯片DAC7731將預(yù)期的高壓值轉(zhuǎn)換成相應(yīng)的控制電壓并輸出到高壓電源模塊端；離子信號的采集則是由嵌入式控制器端的FPGA模塊控制完成，采用的模數(shù)轉(zhuǎn)換芯片為ADS7805，它的采樣率最高達(dá)到100Ksps，精度為16位；環(huán)境的各參數(shù)采集則是由MAX197芯片完成，其顯著特點是精度高并且能同時對8路模擬信號進(jìn)行采集；直線步進(jìn)電機的驅(qū)動信號和采集的同步觸發(fā)脈沖則都是由FPGA模塊產(chǎn)生，脈沖的周期和寬度都可調(diào)。 系統(tǒng)控制總體設(shè)計模塊簡圖 ，高壓電源模塊為離子遷移譜儀提供所需高壓，其高壓輸出值受嵌入式控制器控制而變化；壓力傳感器和溫度傳感器分別提供需要的腔體壓力值和腔體溫度值；觸發(fā)模塊為數(shù)據(jù)采集提供同步觸發(fā)信號；而接近開關(guān)則為直線步進(jìn)電機的運動提供標(biāo)志信號。第七章對整個項目進(jìn)行了總結(jié)，并指出了系統(tǒng)存在的不足和改進(jìn)措施。第六章為系統(tǒng)在離子遷移譜中的應(yīng)用。第五章為數(shù)據(jù)的分析處理。第四章為系統(tǒng)的軟件設(shè)計。第三章介紹了基于ARM的數(shù)據(jù)采集系統(tǒng)硬件設(shè)計。第二章為整個數(shù)據(jù)采集系統(tǒng)的總體設(shè)計。為了更清晰地了解本論文的內(nèi)容，從開發(fā)角度，介紹下整個系統(tǒng)的設(shè)計實現(xiàn)流程以及論文各章節(jié)的主要內(nèi)容。本論文的研究目標(biāo)是：在對數(shù)據(jù)采集和嵌入式系統(tǒng)的理解基礎(chǔ)上，設(shè)計出一套接口豐富、功能強大的嵌入式數(shù)據(jù)采集和顯示系統(tǒng)。對于漢字的顯示，常用的方法是加載整個漢字庫到內(nèi)存的指定地址。2）uC/OSII上移植了uC/GUI圖形用戶界面并實現(xiàn)了自建小漢字庫。通過Verilog語言在FPGA內(nèi)部實現(xiàn)了異步FIFO，這樣就可以把采集到的數(shù)據(jù)先保存到FPGA內(nèi)部數(shù)據(jù)緩存區(qū)FIFO中，當(dāng)達(dá)到FIFO半滿值或者一個采集周期結(jié)束時產(chǎn)生外部中斷，在中斷服務(wù)子程序中由ARM取走數(shù)據(jù)。為了解決嵌入式數(shù)據(jù)采集系統(tǒng)中，數(shù)據(jù)采集速度快，而處理器速度有限的矛盾，提出了ARM＋FPGA模式。8) 完成了系統(tǒng)在離子遷移譜儀上的設(shè)計和應(yīng)用。6) 編寫了離子遷移譜儀的控制系統(tǒng)軟件，包括主動模式程序、被動模式程序、環(huán)境變量參數(shù)采集、數(shù)字開關(guān)量以及極性電壓控制。當(dāng)同時運行多個任務(wù)時，能夠進(jìn)行正確調(diào)度。3) 在上述硬件平臺環(huán)境下，編寫了用于配置系統(tǒng)硬件，加載、升級固件代碼的Bootloader，完成的主要功能有：系統(tǒng)硬件自檢、配置端口與外設(shè)、處理系統(tǒng)中斷、引導(dǎo)操作系統(tǒng)以及對Flash編程等。2) 根據(jù)實際需要設(shè)計了基于FPGA的嵌入式系統(tǒng)外圍擴展電路板，完成了原理圖的設(shè)計和PCB版圖的繪制。所以本數(shù)據(jù)采集系統(tǒng)以ARM7作為硬件模塊并將uC/OSII嵌入到該平臺中去，這樣系統(tǒng)在處理多個任務(wù)時，就可以通過調(diào)度機制進(jìn)行調(diào)度運行。本系統(tǒng)平臺采用基于ARM7技術(shù)規(guī)范三星公司的S3C44B0X為微處理器，它以很好的性價比和很強的功能得到了廣泛的應(yīng)用。數(shù)據(jù)采集和嵌入式技術(shù)相結(jié)合被廣泛的應(yīng)用，具體涉及到科研實驗數(shù)據(jù)采集系統(tǒng)、交通運輸數(shù)據(jù)采集系統(tǒng)、航空航天數(shù)據(jù)采集系統(tǒng)、資源勘測數(shù)據(jù)采集系統(tǒng)、農(nóng)業(yè)數(shù)據(jù)采集系統(tǒng)等。此外，要求在系統(tǒng)上建立RTOS必然成為一種現(xiàn)實需求，而32位微處理器在設(shè)計上就考慮到了對RTOS的支持。首先，它的高速低功耗特性適于便攜應(yīng)用設(shè)計。由于8/16位MCU資源極度受限，實現(xiàn)多任務(wù)系統(tǒng)相對困難。 目前，