【正文】 7參考文獻(xiàn)[1] [M].北京：清華大學(xué)出版社，2006：2246.[2] 陳邦媛．射頻通信電路[M]．北京：高等教育出版社，2003年：56193．[3] Behzad Razavi. CMOS technology characterization for analog and RF design [J].IEEE, 1999,34(3).[4] Snezana Jenei, Bart K. J. C. Nauwelaers, and Stefaan Decoutere. PhysicsBased Closed Form Inductance Expression for Compact Modeling of Integrated Spiral Inductors [J] .IEEE,2002,37(1):7780.[5] Leonid Belostotski, James . Noise figure Optimization of inductively Degeneated CMOS LNAs with integrated gate inductors [J].IEEE,2006,53(7).[6] Xiaohua Fan, Heng Zhang, Edgar S225。從最后的單端電路中可以看到，本文所使用的電路結(jié)構(gòu)在宏觀上沒有變化，但是在已經(jīng)應(yīng)用了3種設(shè)計(jì)理論。其中單端低噪聲放大器實(shí)現(xiàn)了低電壓、低功耗、低噪聲、高線性度的設(shè)計(jì)。第二，為了實(shí)現(xiàn)低電壓的設(shè)計(jì)要求又使用了一種折疊式的設(shè)計(jì)方案，大大的降低了電路的工作電壓。通過理論計(jì)算和實(shí)驗(yàn)仿真，得到了實(shí)現(xiàn)該設(shè)計(jì)要求的方法。另外，在本文中，噪聲匹配和輸入匹配都做得很好，說明了在本設(shè)計(jì)中SNIM技術(shù)得到了很好的利用。本文的電路電源電壓低，是使用了折疊式的共源共柵電路結(jié)構(gòu)的緣故。在這里是一階頻率項(xiàng)（），是三階頻率項(xiàng)（）。 為了實(shí)現(xiàn)高線性度設(shè)計(jì)，通常需要改變電路的結(jié)構(gòu)。傳統(tǒng)的共源共柵電路將不能滿足這樣的設(shè)計(jì)要求。本文所提出的電路結(jié)構(gòu)如圖48所示。 共源共柵電路結(jié)構(gòu)是一個(gè)得到了廣泛應(yīng)用的電路結(jié)構(gòu)。這種電路結(jié)構(gòu)的噪聲比傳統(tǒng)電路結(jié)構(gòu)稍大，但其它指標(biāo)都沒有惡化。則差分電路的輸入阻抗可以表示為： () 在調(diào)節(jié)參數(shù)的過程中，為了實(shí)現(xiàn)噪聲和輸入同時(shí)匹配，輸入阻抗的實(shí)部必須為信號(hào)源內(nèi)阻（50Ω）。因此使用了一種差分電路來解決這個(gè)問題。并且晶體管的尺寸也不是連續(xù)的，因而實(shí)現(xiàn)最小噪聲的晶體管寬度只能使用接近理論計(jì)算得到的尺寸。可控增益低噪聲放大器不在本文的研究范圍內(nèi)，因此不作詳細(xì)論述。20dB相當(dāng)于將信號(hào)放大10倍。電流鏡MM4迫使Iin=Iout，圖314中M1管的柵源電壓等于M2的柵源電壓與電阻Rs壓降之和，利用溝道晶體管的平方律IV方程，可得， ()忽略晶體管的襯底調(diào)制效應(yīng) ()圖314的輸出電流為 ()由此可見，電路的輸出電流與電源電壓無關(guān)，僅與電阻Rs和MM2管的尺寸比有關(guān)。圖313 高線性度差分結(jié)構(gòu)[9] 圖313所示的兩個(gè)電路都是為了提高電路的線性度而設(shè)計(jì)的。在這個(gè)電路中，使用了一個(gè)交叉耦合結(jié)構(gòu)，這個(gè)結(jié)構(gòu)，可以提高第二級(jí)電路的線性度。插入Cex后，電路的帶寬也得到了提高。在這個(gè)結(jié)構(gòu)中，又衍生了很多種結(jié)構(gòu)。因而必須知道溝道載流子的飽和電流Vsat，在CSM025rf工藝庫(kù)中，Vsat=+04。下面就要進(jìn)行電路參數(shù)的設(shè)計(jì)了。但在同樣的晶體管尺寸和偏置電壓下，差分電路的版圖面積是單端電路的兩倍，功耗也是單端放大器的兩倍，噪聲系數(shù)和增益則保持不變。圖37 cascode差分電路結(jié)構(gòu) 為了消除Ls變化對(duì)放大器性能的影響。 應(yīng)用在差分結(jié)構(gòu)中的共源共柵電路，可以得到與單端低噪聲放大器電路同樣的性能，但要消耗2倍的功耗和面積。共柵結(jié)構(gòu)在提供足夠大增益的同時(shí)，可以抑制第一級(jí)的柵漏間寄生電容，做到輸入與輸出端的很好隔離。電感源極負(fù)反饋結(jié)構(gòu)的設(shè)計(jì)目標(biāo)是實(shí)現(xiàn)輸入匹配和低噪聲系數(shù)，所以一般情況下不能提供LNA所需的足夠的增益。() 共源共柵電路結(jié)構(gòu)（cascode） 圖34是一個(gè)得到了廣泛應(yīng)用的電路結(jié)構(gòu)。通常情況下，為了提高電路的指標(biāo)，都會(huì)選擇犧牲電路的功耗。這樣就可以得出一個(gè)很重要的結(jié)論：使用圖34的電路結(jié)構(gòu)，通過調(diào)節(jié)電路參數(shù)Ls、Vgs和W，一個(gè)系統(tǒng)的最佳能量傳輸阻抗匹配和最優(yōu)化的噪聲阻抗匹配可以同時(shí)實(shí)現(xiàn)。電路的輸入阻抗由源極電感Ls確定和靜態(tài)工作點(diǎn)共同決定。從這個(gè)表達(dá)式可以看到，這個(gè)阻抗與放大器的工作頻率和輸入級(jí)晶體管的大小有關(guān)。 結(jié)合式（）和式（），可以把式表示為： ()比較式（）和式（）、（）可以知道， () ()式（）中含有m參數(shù)，對(duì)于長(zhǎng)溝道器件來說。由此可見，源極電感Ls在電路中提供了一個(gè)50Ω的匹配電阻。 由附錄C的推導(dǎo)可知圖35的噪聲系數(shù)為 () () () () 圖33的最佳噪聲匹配輸入阻抗為，圖35中，MOS管的源極加入了一個(gè)電感。在傳統(tǒng)的輸入匹配中，常常使用電感并聯(lián)來實(shí)現(xiàn)輸入匹配，但是這種技術(shù)會(huì)在很大程度上增加電路系統(tǒng)噪聲系數(shù)。其第一級(jí)電路的等效噪聲模型為圖35。在這種矛盾下，一般采用平衡法來實(shí)現(xiàn)要求，即兩個(gè)參數(shù)都不達(dá)到最優(yōu)化，取其中的一個(gè)點(diǎn)，在一定的范圍內(nèi)實(shí)現(xiàn)設(shè)計(jì)要求。 “MOSFET兩端口網(wǎng)絡(luò)噪聲參數(shù)的理論分析”中可以得到圖33的幾個(gè)噪聲參數(shù)。() 源極去耦與噪聲、輸入同時(shí)匹配(SNIM)的設(shè)計(jì)在射頻電路中，應(yīng)用最多的一個(gè)電路結(jié)構(gòu)是共源共柵（cascode）級(jí)聯(lián)結(jié)構(gòu)[5,6]。改變偏置電壓即可改變跨導(dǎo)，達(dá)到50Ω匹配。而MOSFET的輸入阻抗是容性的，為了實(shí)現(xiàn)低噪聲放大器和源極阻抗匹配，使LNA對(duì)外部電路表現(xiàn)為一個(gè)己知的電阻性阻抗，一般采用圖31所示的四種拓?fù)浣Y(jié)構(gòu)。（） CMOS LNA拓?fù)浣Y(jié)構(gòu)分析（） 基本結(jié)構(gòu)及比較 低噪聲放大器電路結(jié)構(gòu)較多，常用的電路結(jié)構(gòu)如圖210所示。這將會(huì)限制低噪聲放大器的設(shè)計(jì)。放大器的穩(wěn)定性是隨著反向傳輸?shù)臏p小，即隔離性能的增加而改善的。對(duì)于S參數(shù)更為詳盡的認(rèn)識(shí)可以參考附錄B。在設(shè)計(jì)中，為了能更好的實(shí)現(xiàn)能量的傳遞，必須減小能量反射系數(shù)。（） 增益增益是反映一個(gè)放大器放大能力的指標(biāo)，低噪聲放大器的增益要適中，一般增益在1020dB之間。對(duì)于一個(gè)移動(dòng)設(shè)備來說，低電壓低功耗也是一個(gè)很重要的要求。而且由于受傳輸路徑的影響，信號(hào)的強(qiáng)弱又是變化的，在接收信號(hào)的同時(shí)又可能伴隨許多干擾信號(hào)混入，因此要求放大器有足夠大的線性范圍，而且增益最好是可調(diào)節(jié)的。低噪聲放大器的設(shè)計(jì)是一個(gè)射頻接收系統(tǒng)設(shè)計(jì)的關(guān)鍵部件。并且高次項(xiàng)的幅度遠(yuǎn)小于一階項(xiàng)的幅度，則第一級(jí)輸出的一階頻率項(xiàng)簡(jiǎn)化為 ()第一級(jí)輸出的三階項(xiàng)幅度為 ()第二級(jí)電路的基波分量為 ()第二級(jí)電路的三階項(xiàng)為： ()結(jié)合式()，可以推出兩級(jí)電路級(jí)聯(lián)后的三階交調(diào)點(diǎn)電壓為： ()變換上式可得： ()級(jí)聯(lián)電路的三階交調(diào)截點(diǎn)輸入功率與每一級(jí)的關(guān)系為： ()多級(jí)級(jí)聯(lián)時(shí)，總的三階交調(diào)點(diǎn)為 ()一般情況下，電路的增益都會(huì)大于1。三階互調(diào)截點(diǎn)IP3被定義為三階互調(diào)功率達(dá)到和基波功率相等的點(diǎn)。（） 三階輸入交調(diào)點(diǎn)IIP3 常常使用“三階截點(diǎn)IP3”來說明三階互調(diào)失真的程度。如圖27所示。在一般的情況下。由于高次諧波的幅度會(huì)隨著諧波次數(shù)的增大而減小，所以只需要考慮到3次諧波項(xiàng)。在本小節(jié)中，將會(huì)對(duì)共源電路進(jìn)行分析，得出一般化的結(jié)論。低噪聲放大器作為接收機(jī)的第一級(jí)，其非線性性能也是放大器一個(gè)很重要的指標(biāo)。因此設(shè)計(jì)一個(gè)射頻電路，使用越先進(jìn)的工藝技術(shù)，電路的噪聲性能將會(huì)越好；對(duì)于同一種工藝，設(shè)計(jì)一個(gè)頻率較低的射頻電路比設(shè)計(jì)一個(gè)較高頻率的電路噪聲特性好。由式()、()、()可知 () () () ()由上述可得，MOS晶體管的兩端口網(wǎng)絡(luò)噪聲參數(shù)為 () () ()滿足以上噪聲參數(shù)要求的電路結(jié)構(gòu)，可以得到最小的噪聲系數(shù)， ()式中 ()由MOS管的兩端口網(wǎng)絡(luò)噪聲參數(shù)可知，為了達(dá)到最小的噪聲因子，要求 ()而為了達(dá)到最大功率傳輸?shù)臈l件，要求 () 由式()可知，隨著CMOS工藝技術(shù)的不斷發(fā)展，晶體管的特征尺寸不斷縮小，不斷提高。 將兩個(gè)噪聲源等效到晶體管的輸入端（柵極），可以得到等效輸入噪聲電壓為 ()而等效的輸入噪聲電流為 ()等效的輸入噪聲電壓和噪聲電流存在一定的相關(guān)性，將噪聲電流分為兩部分，即： ()其中，噪聲電流與噪聲電壓完全相關(guān)，相關(guān)系數(shù)為；噪聲電流與噪聲電壓完全不相關(guān)。接下來就需要進(jìn)一步的分析MOS電路的噪聲分析。圖25 多級(jí)有噪線性網(wǎng)絡(luò)的級(jí)聯(lián)[2] 設(shè)第一級(jí)輸入噪聲的功率為，根據(jù)等效噪聲溫度的定義，第一級(jí)的輸出噪聲功率是： ()第二級(jí)輸出噪聲功率為： ()將前兩級(jí)級(jí)聯(lián)系統(tǒng)的等效噪聲溫度設(shè)為，因而兩級(jí)輸出的噪聲功率又可以表示為： ()其中 ()由附錄C中的推導(dǎo)又可以知道等效噪聲溫度與噪聲系數(shù)的關(guān)系，即 ()由式()和()可以